软件
评估模块 (EVM) 用 GUI
相控阵雷达、无线通信测试仪和电子战等高速终端设备的模拟前端需要同步的多收发器信号链。每个收发器信号链都包括高速模数转换器 (ADC)、数模转换器 (DAC) 和时钟子系统。时钟子系统提供低噪声采样时钟,具备精细的延迟调节功能,可实现最低的通道间偏差和最佳的系统性能,如信噪比 (SNR)、无杂散动态范围 (SFDR)、IMD3 和有效位数 (ENOB) 等。此参考设计通过 AFE7444 EVM 展示了多通道 JESD204B 时钟生成和系统性能。通过高达 2.6GHz 射频的 6GSPS/3GSPS DAC/ADC 时钟实现的优于 10ps 的通道间偏差以及 SNR 和 SFDR 等系统性能与 AFE7444 数据表规格相当。
我们开发的全面组装电路板仅用于测试和性能验证,不可用于销售。
下载现成的系统文件,加快您的设计过程。
在设计中包括 TI 产品和可能的替代产品。
类型 | 标题 | 下载最新的英文版本 | 日期 | |||
---|---|---|---|---|---|---|
设计指南 | 适用于雷达和无线 5G 的多通道射频收发器时钟参考设计 | 英语版 | 2019年 3月 21日 |