TIDA-00432

将 Xilinx 平台应用于相位阵列雷达系统以实现 JESD204B 千兆次采样 ADC 的同步

TIDA-00432

设计文件

概述

此系统级设计展示了如何使用 Xilinx VC707 平台一起同步两个 ADC12J4000 评估模块 (EVM)。此设计文档介绍了必要的硬件修改和器件配置,包括时钟方案。此设计显示了每个 EVM 的示例配置文件。此设计介绍了 FPGA 固件,并显示相关的 Xilinx IP 块配置参数。此外还显示并分析了在实际硬件上采集的数据,测试结果显示出 50ps 内的同步,未使用特性化电缆,也未校准传播延迟。

特性
  • 通过展示 JESD204B 千兆采样 ADC 的同步来演示典型的相控阵列雷达子系统
  • 详细介绍了所用的 LMK04828 时钟解决方案
  • 测试结果显示出 50ps 内的同步,未使用任何特性化电缆,也未校准传播延迟
  • 讨论了 Xilinx 固件开发,从而明确要求
  • 此子系统经过测试,并包含示例配置文件
??image.gallery.download_zh_CN?? 观看带字幕的视频 视频

我们开发的全面组装电路板仅用于测试和性能验证,不可用于销售。

设计文件和产品

设计文件

下载现成的系统文件,加快您的设计过程。

TIDU752.PDF (2321 K)

参考设计概述和经过验证的性能测试数据

TIDRDI4.PDF (555 K)

设计布局和元件的详细原理图

TIDRDI5.PDF (140 K)

设计元件、引用标识符和制造商/器件型号的完整列表

TIDC978.ZIP (712 K)

包含设计 PCB 物理板层信息的设计文件

产品

在设计中包括 TI 产品和可能的替代产品。

高速 ADC (≥10MSPS)

ADC12J160012 位、1.6GSPS、射频采样模数转换器 (ADC)

数据表: PDF | HTML
高速 ADC (≥10MSPS)

ADC12J270012 位、2.7GSPS、射频采样模数转换器 (ADC)

数据表: PDF | HTML
高速 ADC (≥10MSPS)

ADC12J400012 位、4.0GSPS、射频采样模数转换器 (ADC)

数据表: PDF | HTML
AC/DC 和 DC/DC 转换器(集成 FET)

LM26400Y双路 2A、500kHz 宽输入范围降压稳压器

数据表: PDF | HTML
AC/DC 和 DC/DC 转换器(集成 FET)

TPS543274.5V 至 18V 输入,3A 同步降压转换器

数据表: PDF | HTML
时钟抖动清除器

LMK04828具有集成式 2370 至 2630MHz VCO0 且符合 JESD204B 标准的超低噪声时钟抖动消除器

数据表: PDF | HTML
线性和低压降 (LDO) 稳压器

LP38513-ADJ具有低噪声和使能功能的 3A、可调节超低压降稳压器

数据表: PDF
线性和低压降 (LDO) 稳压器

LP3878-ADJ具有使能功能的 800mA、16V、可调节低压降稳压器

数据表: PDF | HTML
线性和低压降 (LDO) 稳压器

TLV702具有使能功能的 300mA、高 PSRR、低 IQ、低压降稳压器

数据表: PDF | HTML
线性和低压降 (LDO) 稳压器

TPS74901具有电源正常指示和使能功能的 3A、低 VIN (0.8V)、可调节超低压降稳压器

数据表: PDF | HTML

开始开发

软件

IDE、配置、编译器或调试器

TIDC979 TIDA-00432 Configuration Files

技术文档

未找到结果。请清除搜索,并重试。
查看所有 1
类型 标题 下载最新的英文版本 日期
设计指南 Synchronization of JESD204B Giga-Sample ADCs 2015年 1月 20日

支持与培训

可获得 TI E2E™ 论坛的工程师技术支持

查看所有论坛主题
查看英文版所有论坛主题

所有内容均由 TI 和社区网友按“原样”提供,并不构成 TI 规范。参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持

视频