主页 逻辑和电压转换 逻辑门 或门
主页
逻辑和电压转换
逻辑门
或门

SN74LVC1G32

正在供货

单通道、双输入、1.65V 至 5.5V、32mA 驱动强度或门

立即订购
数据表

SN74LVC1G32

正在供货
数据表 立即订购

产品详情

Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 1 Inputs per channel 2 IOL (max) (mA) 32 IOH (max) (mA) -32 Input type Standard CMOS Output type Push-Pull Features Over-voltage tolerant inputs, Partial power down (Ioff), Ultra high speed (tpd <5ns) Data rate (max) (Mbps) 100 Rating Catalog Operating temperature range (°C) -40 to 125
Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 1 Inputs per channel 2 IOL (max) (mA) 32 IOH (max) (mA) -32 Input type Standard CMOS Output type Push-Pull Features Over-voltage tolerant inputs, Partial power down (Ioff), Ultra high speed (tpd <5ns) Data rate (max) (Mbps) 100 Rating Catalog Operating temperature range (°C) -40 to 125
DSBGA (YZP) 5 2.1875 mm² 1.75 x 1.25 SOT-23 (DBV) 5 8.12 mm² 2.9 x 2.8 SOT-5X3 (DRL) 5 2.56 mm² 1.6 x 1.6 SOT-SC70 (DCK) 5 4.2 mm² 2 x 2.1 USON (DRY) 6 1.45 mm² 1.45 x 1 X2SON (DPW) 5 0.64 mm² 0.8 x 0.8 X2SON (DSF) 6 1 mm² 1 x 1
  • Available in the Ultra-Small 0.64 mm2
    Package (DPW) with 0.5-mm Pitch
  • Supports 5-V VCC Operation
  • Inputs Accept Voltages to 5.5-V
  • Supports Down Translation to VCC
  • Max tpd of 3.6 ns at 3.3-V
  • Low Power Consumption, 10-µA Max ICC
  • ±24-mA Output Drive at 3.3-V
  • Ioff Supports Live Insertion, Partial-Power-Down
    Mode, and Back-Drive Protection
  • Latch-Up Performance Exceeds 100 mA Per
    JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model (A114-A)
    • 200-V Machine Model (A115-A)
    • 1000-V Charged-Device Model (C101)
  • Available in the Ultra-Small 0.64 mm2
    Package (DPW) with 0.5-mm Pitch
  • Supports 5-V VCC Operation
  • Inputs Accept Voltages to 5.5-V
  • Supports Down Translation to VCC
  • Max tpd of 3.6 ns at 3.3-V
  • Low Power Consumption, 10-µA Max ICC
  • ±24-mA Output Drive at 3.3-V
  • Ioff Supports Live Insertion, Partial-Power-Down
    Mode, and Back-Drive Protection
  • Latch-Up Performance Exceeds 100 mA Per
    JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model (A114-A)
    • 200-V Machine Model (A115-A)
    • 1000-V Charged-Device Model (C101)

This single 2-input positive-OR gate is designed for 1.65-V to 5.5-V VCC operation.

The SN74LVC1G32 device performs the Boolean function Y = A + B or Y = A\ + B\ in positive logic.

The CMOS device has high output drive while maintaining low static power dissipation over a broad VCC operating range.

The SN74LVC1G32 device is available in a variety of packages, including the ultra-small DPW package with a body size of 0.8 × 0.8 mm.

This single 2-input positive-OR gate is designed for 1.65-V to 5.5-V VCC operation.

The SN74LVC1G32 device performs the Boolean function Y = A + B or Y = A\ + B\ in positive logic.

The CMOS device has high output drive while maintaining low static power dissipation over a broad VCC operating range.

The SN74LVC1G32 device is available in a variety of packages, including the ultra-small DPW package with a body size of 0.8 × 0.8 mm.
filter 查找其他 或门
下载 观看带字幕的视频 视频

您可能感兴趣的相似产品

open-in-new 比较替代产品
功能优于所比较器件的普遍直接替代产品
SN74LVC1G32-Q1 正在供货 汽车类、单通道、双输入、1.65V 至 5.5V、32mA 驱动强度或门 Voltage range 1.65V to 5.5V, average propagation delay 5.5ns, average drive strength 24mA
功能与比较器件相同，且具有相同引脚
SN74AUP1G32 正在供货 单通道、双输入、0.8V 至 3.6V 低功耗 (< 1uA) 或门 Smaller voltage range (0.8V to 3.6V), longer average propagation delay (8ns), lower average drive strength (4mA)

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 31
类型 标题 下载最新的英语版本 日期
* 数据表 SN74LVC1G32 Single 2-Input Positive-OR Gate 数据表 (Rev. V) PDF | HTML 2016年 3月 22日
应用手册 Implications of Slow or Floating CMOS Inputs (Rev. E) 2021年 7月 26日
应用简报 User Fewer Inputs to Monitor Error Signals PDF | HTML 2021年 7月 16日
选择指南 Little Logic Guide 2018 (Rev. G) 2018年 7月 6日
应用手册 Designing and Manufacturing with TI's X2SON Packages 2017年 8月 23日
选择指南 Logic Guide (Rev. AB) 2017年 6月 12日
应用手册 How to Select Little Logic (Rev. A) 2016年 7月 26日
应用手册 Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
选择指南 逻辑器件指南 2014 (Rev. AA) 最新英语版本 (Rev.AB) 2014年 11月 17日
选择指南 小尺寸逻辑器件指南 (Rev. E) 最新英语版本 (Rev.G) 2012年 7月 16日
用户指南 LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
应用手册 CMOS 非缓冲反向器在振荡器电路中的使用 英语版 2006年 3月 23日
应用手册 选择正确的电平转换解决方案 (Rev. A) 英语版 (Rev.A) 2006年 3月 23日
产品概述 Design Summary for WCSP Little Logic (Rev. B) 2004年 11月 4日
应用手册 Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
用户指南 Signal Switch Data Book (Rev. A) 2003年 11月 14日
用户指南 LVC and LV Low-Voltage CMOS Logic Data Book (Rev. B) 2002年 12月 18日
应用手册 Texas Instruments Little Logic Application Report 2002年 11月 1日
应用手册 TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
更多文献资料 Standard Linear & Logic for PCs, Servers & Motherboards 2002年 6月 13日
应用手册 16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B) 2002年 5月 22日
应用手册 Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 2002年 5月 10日
更多文献资料 STANDARD LINEAR AND LOGIC FOR DVD/VCD PLAYERS 2002年 3月 27日
应用手册 Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
应用手册 Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997年 8月 1日
应用手册 CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
应用手册 LVC Characterization Information 1996年 12月 1日
应用手册 Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
应用手册 Live Insertion 1996年 10月 1日
设计指南 Low-Voltage Logic (LVC) Designer's Guide 1996年 9月 1日
应用手册 Understanding Advanced Bus-Interface Products Design Guide 1996年 5月 1日

设计和开发

如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。

评估板

5-8-LOGIC-EVM — 支持 5 至 8 引脚 DCK、DCT、DCU、DRL 和 DBV 封装的通用逻辑评估模块

灵活的 EVM 设计用于支持具有 5 至 8 引脚数且采用 DCK、DCT、DCU、DRL 或 DBV 封装的任何器件。
用户指南: PDF
TI.com 上无现货
仿真模型

HSPICE Model for SN74LVC1G32

SCEJ254.ZIP (87 KB) - HSpice Model
下载
仿真模型

SN74LVC1G32 Behavioral SPICE Model

SCEM632.ZIP (7 KB) - PSpice Model
下载
仿真模型

SN74LVC1G32 IBIS Model (Rev. C)

SCEM168C.ZIP (43 KB) - IBIS Model
下载
参考设计

TIDA-010065 — 基于高效、低发射、隔离式直流/直流转换器的模拟输入模块参考设计

该参考设计是一个用于为隔离式放大器生成隔离电源以测量隔离式电压和电流的简化架构。一个具有增强隔离功能且完全集成的直流/直流转换器，采用 5V 输入并提供可配置的 5V 或 5.4V 输出（低压降稳压器（LDO）的裕量），能够产生隔离式电力。与配置为通道隔离输入的 ±50mV 输入范围隔离放大器连接的分流器可以测量电流。与配置为组隔离输入的 ±250mV 或 ±12V 输入范围隔离放大器连接的分压器输出可以测量电压。隔离放大器的输出直接连接到 24 位 Δ-Σ 模数转换器（ADC），或者使用增益放大器将输出缩放至 ±10V，并连接到 16 位 SAR ADC (...)
设计指南: PDF
原理图: PDF
参考设计

TIDA-00366 — 具有电流、电压和温度保护的增强型隔离式三相逆变器参考设计

此参考设计提供了额定功率最高 10kW 的三相逆变器，该逆变器采用增强型隔离式栅极驱动器 UCC21530、增强型隔离式放大器 AMC1301 和 AMC1311 以及 MCU TMS320F28027 设计而成。通过配合使用 AMC1301 与 MCU 的内部 ADC 来测量电机电流，以及为 IGBT 栅极驱动器使用自举电源，可以实现更低的系统成本。该逆变器根据设计具有针对过载、短路、接地故障、直流总线欠压/过压和 IGBT 模块过热的保护功能。
设计指南: PDF
原理图: PDF
参考设计

TIDA-010025 — 适用于 200-480VAC 驱动器且具有光模拟输入栅极驱动器的三相逆变器参考设计

此参考设计采用隔离式 IGBT 栅极驱动器以及隔离式电流/电压传感器实现了增强型隔离式三相逆变器子系统。所用的 UCC23513 栅极驱动器采用 6 引脚宽体封装和 LED 光模拟输入，可用作现有光隔离式栅极驱动器的引脚对引脚替代品。此设计表明，可使用用于驱动光隔离式栅极驱动器的所有现有配置来驱动 UCC23513 输入级。使用 AMC1300B 隔离式放大器和直流链路电压实现基于同相分流电阻器的电机电流感应，使用 AMC1311 隔离式放大器实现 IGBT 模块温度感应。该设计使用 C2000™ LaunchPad™ 来控制逆变器。
设计指南: PDF
原理图: PDF
参考设计

TIDEP0054 — 适用于变电站自动化的并行冗余协议 (PRP) 以太网参考设计

此参考设计为智能电网输电和配电网络中的变电站自动化设备提供高可靠性、低延迟网络通信。它支持 IEC 62439 标准中使用 PRU-ICSS 的并行冗余协议 (PRP) 规范。此参考设计是 FPGA 方法的较低成本替代方法，可提供在无需额外组件的情况下添加 IEC 61850 支持等功能的灵活性和性能。
设计指南: PDF
原理图: PDF
参考设计

TIDM-TM4C129CAMERA — 适用于 ARM® Cortex®-M 微控制器 (MCU) 的摄像机参考设计

此设计使用一块 QVGA 显示面板来实现网络摄像头，并利用一个嵌入式 Web 服务器进行远程监控。凭借用于 Web 服务器的 250KB 内存容量，TM4C129x 微控制器上有足够的存储器可用于额外定制。
设计指南: PDF
原理图: PDF
参考设计

TIDEP0043 — Acontis EtherCAT 主站协议栈参考设计

Acontis EC-Master EtherCAT Master 堆栈是一种可移植度非常高的软件堆栈，可在各种嵌入式平台上使用。EC-Master 支持高性能的 TI Sitara MPU，可提供先进的 EtherCAT Master 解决方案，客户可使用该解决方案来实施 EtherCAT 通信接口电路板、基于 EtherCAT 的 PLC 或运动控制应用。EC-Master 结构设计让用户无需计划额外的任务，因此即使在没有操作系统的平台（例如 AM335x 上支持的 TI Starterware）上也可以使用全部堆栈功能。这种架构结合高速以太网驱动器让用户能在 Sitara 平台上实施 (...)
设计指南: PDF
原理图: PDF
参考设计

TIDA-01165 — IR 滤波器模拟控制器参考设计

参考设计 TIDA-01165 是一款用于红外滤波器的模拟控制器。该设计的亮点是 DRV8837C 电机驱动器，它用于在模块受高强度阳光照射时打开和关闭红外滤波器。简化的布局适合成本敏感型应用，同时还可创建无需固件的解决方案。
设计指南: PDF
原理图: PDF
参考设计

TIDEP0036 — 采用 TMS320C6657 实现的高效 OPUS 编解码器解决方案参考设计

TIDEP0036 参考设计演示了如何在 TMS320C6657 器件上轻松运行经 TI 优化的 Opus 编码器/解码器。由于 Opus 支持各类比特率、帧大小和采样率且均延迟极低，因而适用于语音通信、联网音频甚至高性能音频处理应用。较之 ARM 等通用处理器，此设计还通过在 DSP 上实现 Opus 编解码器来提升性能。根据通用处理器上所运行代码的优化级别，通过在 C66x TI DSP 核心上实现 Opus 编解码器即可提供 3 倍于 ARM CORTEX A-15 方案的性能。
设计指南: PDF
原理图: PDF
封装 引脚 CAD 符号、封装和 3D 模型
DSBGA (YZP) 5 Ultra Librarian
SOT-23 (DBV) 5 Ultra Librarian
SOT-5X3 (DRL) 5 Ultra Librarian
SOT-SC70 (DCK) 5 Ultra Librarian
USON (DRY) 6 Ultra Librarian
X2SON (DPW) 5 Ultra Librarian
X2SON (DSF) 6 Ultra Librarian
应遵守 TI 评估类商品的标准条款与条件。

订购和质量

包含信息：
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息：
  • 制造厂地点
  • 封装厂地点

支持和培训

视频