LMK04806
- Ultra-Low RMS Jitter Performance
- 111 fs RMS Jitter (12 kHz to 20 MHz)
- 123 fs RMS Jitter (100 Hz to 20 MHz)
- Dual Loop PLLatinum™ PLL Architecture
- PLL1
- Integrated Low-Noise Crystal Oscillator
Circuit - Holdover Mode when Input Clocks are Lost
- Automatic or Manual Triggering/Recovery
- Integrated Low-Noise Crystal Oscillator
- PLL2
- Normalized PLL Noise Floor of –227 dBc/Hz
- Phase Detector Rate up to 155 MHz
- OSCin Frequency-Doubler
- Integrated Low-Noise VCO
- 2 Redundant Input Clocks with LOS
- Automatic and Manual Switch-Over Modes
- 50 % Duty Cycle Output Divides, 1 to 1045 (Even
and Odd) - 12 LVPECL, LVDS, or LVCMOS Programmable
Outputs - Digital Delay: Fixed or Dynamically Adjustable
- 25 ps Step Analog Delay Control.
- 14 Differential Outputs. Up to 26 Single Ended.
- Up to 6 VCXO/Crystal Buffered Outputs
- Clock Rates of up to 1536 MHz
- 0-Delay Mode
- Three Default Clock Outputs at Power Up
- Multi-Mode: Dual PLL, Single PLL, and Clock
Distribution - Industrial Temperature Range: –40 to 85°C
- 3.15-V to 3.45-V Operation
- 2 Dedicated Buffered/Divided OSCin Clocks
- Package: 64-Pin WQFN (9.0 × 9.0 × 0.8 mm)
The LMK0480x family is the industrys highest performance clock conditioner with superior clock jitter cleaning, generation, and distribution with advanced features to meet next generation system requirements. The dual loop PLLatinum architecture is capable of 111 fs rms jitter (12 kHz to 20 MHz) using a low noise VCXO module or sub-200 fs rms jitter (12 kHz to 20 MHz) using a low cost external crystal and varactor diode.
The dual loop architecture consists of two high-performance phase-locked loops (PLL), a low-noise crystal oscillator circuit, and a high-performance voltage controlled oscillator (VCO). The first PLL (PLL1) provides low-noise jitter cleaner functionality while the second PLL (PLL2) performs the clock generation. PLL1 can be configured to either work with an external VCXO module or the integrated crystal oscillator with an external tunable crystal and varactor diode. When paired with a very narrow loop bandwidth, PLL1 uses the superior close-in phase noise (offsets below 50 kHz) of the VCXO module or the tunable crystal to clean the input clock. The output of PLL1 is used as the clean input reference to PLL2 where it locks the integrated VCO. The loop bandwidth of PLL2 can be optimized to clean the far-out phase noise (offsets above 50 kHz) where the integrated VCO outperforms the VCXO module or tunable crystal used in PLL1.
您可能感兴趣的相似产品
功能与比较器件相同,且具有相同引脚
技术文档
类型 | 标题 | 下载最新的英语版本 | 日期 | |||
---|---|---|---|---|---|---|
* | 数据表 | LMK0480x Low-Noise Clock Jitter Cleaner with Dual Loop PLLs 数据表 (Rev. K) | PDF | HTML | 2014年 12月 24日 | ||
应用手册 | LMK时钟 family LVDS输出交流耦合设计注意事项 | 2021年 6月 10日 | ||||
用户指南 | TSW308x Evaluation Module (Rev. B) | 2016年 5月 18日 | ||||
EVM 用户指南 | TSW4806EVM User's Guide (Rev. A) | 2016年 4月 26日 | ||||
EVM 用户指南 | LMK0480x Evaluation Board Instructions (Rev. B) | 2014年 8月 4日 | ||||
设计指南 | TSW1265 Dual-Wideband RF-to-Digital Receiver Design Guide | 2013年 9月 3日 | ||||
设计指南 | TSW308x Wideband Digital to RF Transmit Solution Design Guide | 2013年 9月 3日 | ||||
应用手册 | Using the LMK0480x/LMK04906 for Hitless Switching and Holdover | 2013年 7月 12日 | ||||
应用手册 | 同步网络中的高性能线卡时钟解决方案 | 2013年 1月 16日 | ||||
用户指南 | TSW3085EVM ACPR and EVM Measurements (TIDA-00076 Reference Guide) | 2011年 12月 29日 | ||||
应用手册 | App Note 1939 Crystal Based Oscillator Design with LMK04000 Family | 最新英语版本 (Rev.A) | 2009年 3月 13日 | |||
设计指南 | Clock Conditioner Owner's Manual | 2006年 11月 10日 |
设计和开发
如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。
LMK04806BEVAL — 具有双级联 PLL 和集成 2.5 GHz VCO 的时钟抖动消除器
The LMK04800 family is the industry's highest performance clock conditioner with superior clock jitter cleaning, generation, and distribution with advanced features to meet next generation system requirements. The dual loop PLLatinum? architecture enables 111 fs rms jitter (12 kHz to 20 MHz) using (...)
TSW1265EVM — 宽带双路接收器参考设计和评估平台
TSW1265EVM 是一款宽带双路接收器参考设计和评估平台。信号链通过双通道下变频混频器、LMH6521 双通道 DVGA、和 ADS4249 14 位 250 MSPS ADC 允许从射频到位的转换。TSW1265EVM 还包括 LMK04800 双 PLL 时钟抖动清除器和发生器,用以提供板载低噪音计时解决方案。还提供软件 GUI 以允许对 ADS4249 和 LMK04800 进行配置。可通过 GUI 或通过具有 FPGA 的高速连接器控制 LMH6521 DVGA 增益。EVM 适合与 TSW1400EVM 讯号撷取和产生电路板配合使用,以撷取 ADS4249 (...)
TSW3084EVM — 完整射频信号链评估模块
TSW3084EVM 评估模块为电路板,可允许系统设计人员借助 LMK04806B 低噪声时钟发生器/抖动消除器,评估德州仪器 (TI) 发射信号链的总性能。作为易于使用的完整射频发射解决方案,TSW3084EVM 包含用于为 DAC3484 数模转换器 (DAC) 提供计时的 LMK04806B,以及两个可将来自 4 通道 DAC 的 I/Q 输出上变频为射频载波的 TRF3705。
DAC3484 是四通道超低功耗 16 位 1.25 GSPS DAC,带有有效的多路复用的 16 位宽总线,可实现每个 DAC 输入速率为 312MSPS。
TRF3705 是高性能复数射频调制器,输出范围为 (...)
TSW30H84EVM — 完整射频信号链评估模块
TSW30H84EVM 评估模块为电路板,可允许系统设计人员借助 LMK04806B(请参见 LMK04800)低噪声时钟发生器/抖动消除器,评估德州仪器 (TI) 发射信号链路的总性能。作为易于使用的完整射频发射解决方案,TSW30H84EVM 包含用于为 DAC34H84 数模转换器 (DAC) 提供计时的 LMK04806B(请参见 LMK04800),以及两个可将来自 4 通道 DAC 的 I/Q 输出上变频为射频载波的 TRF3705。
DAC34H84 是四通道超低功耗 16 位 1.25 GSPS DAC,最大输入图形速率为 625MSPS/DAC。
TRF3705 (...)
CODELOADER — CodeLoader Device Register Programming v4.19.0
The CodeLoader 4 software is used to program the LMX PLLs and LMK timing devices through either the USB or line print terminal (LPT) port of a computer. This software also provides information on how to program the device by showing the bits that are actually sent.
Which software do I use?
Product | (...) |
支持的产品和硬件
产品
时钟发生器
射频 PLL 与合成器
时钟缓冲器
时钟抖动清除器
硬件开发
评估板
CLOCKDESIGNTOOL — Clock Design Tool Software
The Clock Design Tool software helps with part selection, loop filter design and simulation of timing device solutions. When you enter desired output frequencies and a reference frequency (optional), the tool provides TI devices to meet the specified requirements, divider values and a recommended (...)
支持的产品和硬件
产品
时钟发生器
射频 PLL 与合成器
时钟缓冲器
时钟抖动清除器
CLOCK-TREE-ARCHITECT — 时钟树架构编程软件
PLLATINUMSIM-SW — PLLatinum Sim Tool
PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.
支持的产品和硬件
产品
射频 PLL 与合成器
时钟缓冲器
时钟发生器
IQ 解调器
时钟抖动清除器
时钟网络同步器
硬件开发
评估板
软件
应用软件和框架
IDE、配置、编译器或调试器
支持软件
PSPICE-FOR-TI — 适用于 TI 设计和模拟工具的 PSpice®
借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。
在 PSpice for TI 设计和仿真工具中,您可以搜索 TI (...)
TIDA-00076 — 相邻信道功率比 (ACPR) 和误差矢量幅度 (%EVM) 测量
TIDA-00072 — 宽带数字射频发送解决方案
封装 | 引脚 | CAD 符号、封装和 3D 模型 |
---|---|---|
WQFN (NKD) | 64 | Ultra Librarian |
订购和质量
- RoHS
- REACH
- 器件标识
- 引脚镀层/焊球材料
- MSL 等级/回流焊峰值温度
- MTBF/时基故障估算
- 材料成分
- 鉴定摘要
- 持续可靠性监测
- 制造厂地点
- 封装厂地点
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。