封装信息
| 封装 | 引脚 FCBGA (ACF) | 256 |
| 工作温度范围 (°C) -40 to 85 |
| 包装数量 | 包装 90 | JEDEC TRAY (5+1) |
ADC12DL2500 的特性
- ADC 内核：
- 12 位分辨率
- 单通道模式下采样速率高达 1GSPS、3GSPS 或 5GSPS
- 双通道模式下的采样速率高达 500MSPS、1.5GSPS 或 2.5GSPS
- 内部抖动技术，可产生低幅高位谐波
- 低延迟 LVDS 接口：
- 总延时：< 10ns
- 多达 48 个速率为 1.6Gbps 的数据对
- 四个 DDR 数据时钟
- 选通信号会简化同步
- 本底噪声（无输入，VFS = 1VPP-DIFF）：
- 双通道模式：-143.5dBFS/Hz、-148dBFS/Hz、-149.8dBFS/Hz
- 单通道模式：-146.2dBFS/Hz、-150.3dBFS/Hz、-152.2dBFS/Hz
- VCMI 为 0V 时的缓冲模拟输入：
- 模拟输入带宽 (-3dB)：8GHz
- 满量程输入电压（VFS，默认值）：0.8VPP
- 无噪声孔径延迟 (TAD) 调节：
- 精确采样控制：19fs 步长
- 简化同步和交错
- 温度和电压不变延迟
- 简便易用的同步特性：
- 自动 SYSREF 计时校准
- 样片标记时间戳
- 功耗：2.6W、2.8W、3W
ADC12DL2500 的说明
ADC12DL500、ADC12DL1500 和 ADC12DL2500 是模数转换器 (ADC) 系列产品，在双通道模式下的采样速率高达 500MSPS、1.5GSPS 和 2.5GSPS，而在单通道模式下的采样速率高达 1GSPS、3GSPS 和 5GSPS。该器件可通过编程方式针对通道数（双通道模式）和采样速率（单通道模式）进行权衡，方便用户开发灵活的硬件，从而满足高通道数或宽瞬时信号带宽应用的需求。
这些器件针对延迟敏感型应用采用低延迟的低电压差分信号 (LVDS) 接口，或在需要 LVDS 的简易性时使用该接口。该接口使用多达 48 个数据对、四个双倍数据速率 (DDR) 时钟和四个选通信号（安排在四条 12 位数据总线中）。该接口支持高达 1.6Gbps 的信号速率。选通信号可简化总线间和多个器件间的同步工作。选通信号是在内部产生的，并且 SYSREF 输入可在确定的时间将其复位。无噪声孔径延迟 (TAD) 调节和 SYSREF 窗口化等创新的同步特性进一步简化了多器件同步。