

# SN74LV8T373-EP 增强型产品，具有三态输出的八路 D 类透明锁存器

## 1 特性

- 1.65V 至 5.5V 的宽工作电压范围
- 5.5V 容限输入引脚
- 单电源电压转换器 (参阅 *LVxT 增强输入电压*) :
  - 升压转换 :
    - 1.2V 至 1.8V
    - 1.5V 至 2.5V
    - 1.8V 至 3.3V
    - 3.3V 至 5.0V
  - 降压转换 :
    - 5.0V、3.3V、2.5V 至 1.8V
    - 5.0V、3.3V 至 2.5V
    - 5.0V 至 3.3V
- 速率高达 150Mbps，具有 5V 或 3.3V  $V_{CC}$
- 支持标准功能引脚排列
- 闩锁性能超过 250mA，符合 JESD 17 规范
- 支持国防和航空航天应用 :
  - 受控基线
  - 一个封装测试厂
  - 一个制造基地
  - 延长了产品生命周期
  - 产品可追溯性

## 2 应用

- 控制指示灯 LED
- 转接驱动数字信号
- 驱动传输线路
- 在控制器复位期间保持信号

## 3 说明


SN74LV8T373-EP 器件是一款八路透明 D 类锁存器，可在 2V 至 5.5V  $V_{CC}$  下运行。

该输入经设计，具有较低阈值电路，支持电源电压大于输入电压时的升压转换。此外，当输入电压大于电源电压时，5V 容限输入引脚可实现降压转换。输出电平始终以电源电压 ( $V_{CC}$ ) 为基准，并支持 1.8V、2.5V、3.3V 和 5V CMOS 电平。

### 封装信息

器件型号	封装 <sup>(1)</sup>	封装尺寸 <sup>(2)</sup>	本体尺寸 (标称值) <sup>(3)</sup>
SN74LV8T373-EP	PW (TSSOP, 20)	6.5mm × 6.4mm	6.5mm × 4.4mm

- (1) 如需了解更多信息，请参阅[机械、封装和可订购信息](#)。
- (2) 封装尺寸 (长 × 宽) 为标称值，并包括引脚 (如适用)。
- (3) 本体尺寸 (长 × 宽) 为标称值，不包括引脚。



简化逻辑图 (正逻辑)



## 内容

<b>1 特性</b> .....	1	7.4 器件功能模式.....	15
<b>2 应用</b> .....	1	<b>8 应用和实施</b> .....	16
<b>3 说明</b> .....	1	8.1 应用信息.....	16
<b>4 引脚配置和功能</b> .....	3	8.2 典型应用.....	16
<b>5 规格</b> .....	4	8.3 电源相关建议.....	19
5.1 绝对最大额定值.....	4	8.4 布局.....	19
5.2 ESD 等级.....	4	<b>9 器件和文档支持</b> .....	21
5.3 建议运行条件.....	5	9.1 文档支持.....	21
5.4 热性能信息.....	5	9.2 接收文档更新通知.....	21
5.5 电气特性.....	6	9.3 支持资源.....	21
5.6 时序特性.....	6	9.4 商标.....	21
5.7 开关特性.....	7	9.5 静电放电警告.....	21
5.8 典型特性.....	9	9.6 术语表.....	21
<b>6 参数测量信息</b> .....	11	<b>10 修订历史记录</b> .....	21
<b>7 详细说明</b> .....	12	<b>11 机械、封装和可订购信息</b> .....	21
7.1 概述.....	12	11.1 卷带包装信息.....	22
7.2 功能方框图.....	12	11.2 机械数据.....	24
7.3 特性说明.....	12		

## 4 引脚配置和功能




图 4-1. PW 封装，20 引脚 TSSOP (顶视图)

表 4-1. 引脚功能

引脚			类型	说明
编号		名称		
1		OE	I	输出使能
2		1Q	O	1Q 输出
3		1D	I	1D 输入
4		2D	I	2D 输入
5		2Q	O	2Q 输出
6		3Q	O	3Q 输出
7		3D	I	3D 输入
8		4D	I	4D 输入
9		4Q	O	4Q 输出
10		GND	—	接地引脚
11		LE	I	锁存器使能
12		5Q	O	5Q 输出
13		5D	I	5D 输入
14		6D	I	6D 输入
15		6Q	O	6Q 输出
16		7Q	O	7Q 输出
17		7D	I	7D 输入
18		8D	I	8D 输入
19		8Q	O	8Q 输出
20		VCC	—	电源引脚

## 5 规格

### 5.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）<sup>(1)</sup>

		最小值	最大值	单位
$V_{CC}$	电源电压范围	-0.5	7	V
$V_I$	输入电压范围 <sup>(2)</sup>	-0.5	7	V
$V_O$	在高阻抗或断电状态对任一输出施加的电压范围 <sup>(2)</sup>	-0.5	7	V
$V_O$	输出电压范围 <sup>(2)</sup>	-0.5	$V_{CC} + 0.5$	V
$I_{IK}$	输入钳位电流	$V_I < -0.5V$	-20	mA
$I_{OK}$	输出钳位电流	$V_O < -0.5V$ 或 $V_O > V_{CC} + 0.5V$	$\pm 20$	mA
$I_O$	持续输出电流	$V_O = 0$ 至 $V_{CC}$	$\pm 25$	mA
	通过 $V_{CC}$ 或 $GND$ 的持续输出电流		$\pm 75$	mA
$T_{stg}$	贮存温度	-65	150	°C

(1) 超出绝对最大额定值运行可能会对器件造成永久损坏。绝对最大额定值并不表示器件在这些条件下或在建议运行条件以外的任何其他条件下能够正常运行。如果在建议运行条件之外但在绝对最大额定值范围内短暂运行，器件可能不会受到损坏，但可能无法完全正常工作。以这种方式运行器件可能会影响器件的可靠性、功能和性能，并缩短器件寿命。

(2) 如果遵守输入和输出电流额定值，输入和输出电压可超过额定值。

### 5.2 ESD 等级

		值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 标准 <sup>(1)</sup>	$\pm 2000$
		充电器件模型 (CDM)，符合 ANSI/ESDA/JEDEC JS-002 标准 <sup>(2)</sup>	$\pm 1000$

(1) JEDEC 文档 JEP155 指出：500V HBM 时能够在标准 ESD 控制流程下安全生产。

(2) JEDEC 文档 JEP157 指出：250V CDM 时能够在标准 ESD 控制流程下安全生产。

### 5.3 建议运行条件

在自然通风条件下的工作温度范围内测得（除非另有说明）

规格	说明	条件	最小值	最大值	单位
$V_{CC}$	电源电压		1.65	5.5	V
$V_I$	输入电压		0	5.5	V
$V_O$	输出电压		0	$V_{CC}$	V
$V_{IH}$	高电平输入电压	$V_{CC} = 1.65V$ 至 $2V$	1.1		V
		$V_{CC} = 2.25V$ 至 $2.75V$	1.28		
		$V_{CC} = 3V$ 至 $3.6V$	1.45		
		$V_{CC} = 4.5V$ 至 $5.5V$	2		
$V_{IL}$	低电平输入电压	$V_{CC} = 1.65V$ 至 $2V$		0.5	V
		$V_{CC} = 2.25V$ 至 $2.75V$		0.65	
		$V_{CC} = 3V$ 至 $3.6V$		0.75	
		$V_{CC} = 4.5V$ 至 $5.5V$		0.85	
$I_O$	输出电流	$V_{CC} = 1.6V$ 至 $2V$		$\pm 3$	mA
		$V_{CC} = 2.25V$ 至 $2.75V$		$\pm 7$	
		$V_{CC} = 3.3V$ 至 $5.0V$		$\pm 15$	
$I_O$	输出电流	$V_{CC} = 4.5V$ 至 $5.5V$		$\pm 25$	mA
$\Delta t / \Delta v$	输入转换上升或下降速率	$V_{CC} = 1.6V$ 至 $5.0V$		20	ns/V
$T_A$	自然通风条件下的工作温度范围		-55	125	$^{\circ}C$

### 5.4 热性能信息

热性能指标 <sup>(1)</sup>		SN74LV8T373-EP	
		PW (TSSOP)	
		20 引脚	
			单位
$R_{\theta JA}$	结至环境热阻	122.3	$^{\circ}C/W$
$R_{\theta JC(top)}$	结至外壳（顶部）热阻	64.8	$^{\circ}C/W$
$R_{\theta JB}$	结至电路板热阻	73.3	$^{\circ}C/W$
$\Psi_{JT}$	结至顶部特征参数	19.0	$^{\circ}C/W$
$Y_{JB}$	结至电路板特征参数	73.0	$^{\circ}C/W$
$R_{\theta JC(bot)}$	结至外壳（底部）热阻	不适用	$^{\circ}C/W$

(1) 有关新旧热指标的更多信息，请参阅[半导体](#)和[IC 封装热指标](#)应用报告。

## 5.5 电气特性

在自然通风条件下的工作温度范围内测得；典型额定值在  $T_A = 25^\circ\text{C}$  时测得（除非另有说明）。

参数	测试条件	$V_{CC}$	最小值	典型值	最大值	单位
$V_{OH}$	$I_{OH} = -50\mu\text{A}$	1.65V 至 5.5V	$V_{CC}-0.1$			V
	$I_{OH} = -2\text{mA}$	1.65V 至 2V	1.21	1.7 <sup>(1)</sup>		
	$I_{OH} = -3\text{mA}$	2.25V 至 2.75V	1.93	2.4 <sup>(1)</sup>		
	$I_{OH} = -5.5\text{mA}$	3V 至 3.6V	2.49	3.08 <sup>(1)</sup>		
	$I_{OH} = -8\text{mA}$	4.5V 至 5.5V	3.95	4.65 <sup>(1)</sup>		
$V_{OL}$	$I_{OL} = 50\mu\text{A}$	1.65V 至 5.5V			0.1	V
	$I_{OL} = 2\text{mA}$	1.65V 至 2V		0.1 <sup>(1)</sup>	0.25	
	$I_{OL} = 3\text{mA}$	2.25V 至 2.75V		0.1 <sup>(1)</sup>	0.2	
	$I_{OL} = 5.5\text{mA}$	3V 至 3.6V		0.2 <sup>(1)</sup>	0.25	
	$I_{OL} = 8\text{mA}$	4.5V 至 5.5V		0.3 <sup>(1)</sup>	0.35	
$I_I$	$V_I = 0\text{V}$ 或 $V_{CC}$	0V 至 5.5V			$\pm 1$	$\mu\text{A}$
$I_{CC}$	$V_I = V_{CC}$ 或 GND, $I_O = 0$	1.65V 至 5.5V			10	$\mu\text{A}$
$\Delta I_{CC}$	一个输入为 0.3V 或 3.4V, 其他输入为 0V 或 $V_{CC}$ , $I_O = 0$	5.5V			1.5	mA
	一个输入为 0.3V 或 1.1V, 其他输入为 0V 或 $V_{CC}$ , $I_O = 0$	1.8V			20	$\mu\text{A}$
$C_I$	$V_I = V_{CC}$ 或 GND	5V		2	10	pF
$C_O$	$V_O = V_{CC}$ 或 GND	5V		5		pF
$I_{OZ}$	$V_O = V_{CC}$ 或 GND 且 $V_{CC} = 5.5\text{V}$	5.5V			$\pm 2.5$	$\mu\text{A}$
$C_{PD}$ <sup>(2) (3)</sup>	$C_L = 50\text{pF}$ , $F = 10\text{MHz}$	1.65V 至 5.5V		105		pF

(1) 最接近标称电压 (1.8V、2.5V、3.3V 和 5V) 时的典型值

(2)  $C_{PD}$  用于确定每通道的动态功耗。

(3)  $P_D = V_{CC}^2 \times F_I \times (C_{PD} + C_L)$ , 其中  $F_I$  = 输入频率,  $C_L$  = 输出负载电容,  $V_{CC}$  = 电源电压。

## 5.6 时序特性

在自然通风条件下的建议运行温度范围内测得（除非另有说明）

参数	说明	条件	$V_{CC}$	-55°C 至 125°C		单位
				最小值	最大值	
$t_H$	保持时间	LE ↓ 之后的数据	1.8V	2		ns
$t_{SU}$	建立时间	LE ↓ 之前的数据	1.8V	5		ns
$t_W$	脉冲持续时间	LE 高电平	1.8V	6.5		ns
$t_H$	保持时间	LE ↓ 之后的数据	2.5V	2		ns
$t_{SU}$	建立时间	LE ↓ 之前的数据	2.5V	5		ns
$t_W$	脉冲持续时间	LE 高电平	2.5V	6.5		ns
$t_H$	保持时间	LE ↓ 之后的数据	3.3V	1.5		ns
$t_{SU}$	建立时间	LE ↓ 之前的数据	3.3V	3.5		ns
$t_W$	脉冲持续时间	LE 高电平	3.3V	5		ns
$t_H$	保持时间	LE ↓ 之后的数据	5V	1.5		ns
$t_{SU}$	建立时间	LE ↓ 之前的数据	5V	3.5		ns
$t_W$	脉冲持续时间	LE 高电平	5V	5		ns

## 5.7 开关特性

在自然通风条件下的工作温度范围内； $T_A = 25^\circ\text{C}$  时测得的典型值（除非另有说明）

参数	从 (输入)	至 (输出)	负载电容	$V_{CC}$	-55°C 至 125°C			单位
					最小值	典型值	最大值	
$t_{PHL}$	D	Q	$C_L = 15\text{pF}$	1.8V	1	39.7	ns	
$t_{PHL}$	D	Q	$C_L = 50\text{pF}$	1.8V	1	44.5	ns	
$t_{PHL}$	LE	Q	$C_L = 15\text{pF}$	1.8V	1	33.1	ns	
$t_{PHL}$	LE	Q	$C_L = 50\text{pF}$	1.8V	1	38.2	ns	
$t_{PHZ}$	$\overline{OE}$	Q	$C_L = 15\text{pF}$	1.8V	1	25.6	ns	
$t_{PHZ}$	$\overline{OE}$	Q	$C_L = 50\text{pF}$	1.8V	1	32.3	ns	
$t_{PLH}$	D	Q	$C_L = 15\text{pF}$	1.8V	1	33.3	ns	
$t_{PLH}$	D	Q	$C_L = 50\text{pF}$	1.8V	1	37.3	ns	
$t_{PHL}$	LE	Q	$C_L = 15\text{pF}$	1.8V	1	27.8	ns	
$t_{PHL}$	LE	Q	$C_L = 50\text{pF}$	1.8V	1	31.7	ns	
$t_{PLZ}$	$\overline{OE}$	Q	$C_L = 15\text{pF}$	1.8V	1	22.6	ns	
$t_{PLZ}$	$\overline{OE}$	Q	$C_L = 50\text{pF}$	1.8V	1	29.6	ns	
$t_{PZH}$	$\overline{OE}$	Q	$C_L = 15\text{pF}$	1.8V	1	28.4	ns	
$t_{PZH}$	$\overline{OE}$	Q	$C_L = 50\text{pF}$	1.8V	1	32.4	ns	
$t_{PZL}$	$\overline{OE}$	Q	$C_L = 15\text{pF}$	1.8V	1	29.5	ns	
$t_{PZL}$	$\overline{OE}$	Q	$C_L = 50\text{pF}$	1.8V	1	34.1	ns	
$t_{PHL}$	D	Q	$C_L = 15\text{pF}$	2.5V	1	23.3	ns	
$t_{PHL}$	D	Q	$C_L = 50\text{pF}$	2.5V	1	26.6	ns	
$t_{PHL}$	LE	Q	$C_L = 15\text{pF}$	2.5V	1	18.7	ns	
$t_{PHL}$	LE	Q	$C_L = 50\text{pF}$	2.5V	1	22.9	ns	
$t_{PHZ}$	$\overline{OE}$	Q	$C_L = 15\text{pF}$	2.5V	1	15.4	ns	
$t_{PHZ}$	$\overline{OE}$	Q	$C_L = 50\text{pF}$	2.5V	1	19.8	ns	
$t_{PLH}$	D	Q	$C_L = 15\text{pF}$	2.5V	1	19.1	ns	
$t_{PLH}$	D	Q	$C_L = 50\text{pF}$	2.5V	1	21.7	ns	
$t_{PHL}$	LE	Q	$C_L = 15\text{pF}$	2.5V	1	15.3	ns	
$t_{PHL}$	LE	Q	$C_L = 50\text{pF}$	2.5V	1	17.9	ns	
$t_{PLZ}$	$\overline{OE}$	Q	$C_L = 15\text{pF}$	2.5V	1	13.6	ns	
$t_{PLZ}$	$\overline{OE}$	Q	$C_L = 50\text{pF}$	2.5V	1	18.3	ns	
$t_{PZH}$	$\overline{OE}$	Q	$C_L = 15\text{pF}$	2.5V	1	17.7	ns	
$t_{PZH}$	$\overline{OE}$	Q	$C_L = 50\text{pF}$	2.5V	1	19.7	ns	
$t_{PZL}$	$\overline{OE}$	Q	$C_L = 15\text{pF}$	2.5V	1	17.3	ns	
$t_{PZL}$	$\overline{OE}$	Q	$C_L = 50\text{pF}$	2.5V	1	21.1	ns	
$t_{PHL}$	D	Q	$C_L = 15\text{pF}$	3.3V	1	16.6	ns	
$t_{PHL}$	D	Q	$C_L = 50\text{pF}$	3.3V	1	19.2	ns	
$t_{PHL}$	LE	Q	$C_L = 15\text{pF}$	3.3V	1	13.8	ns	
$t_{PHL}$	LE	Q	$C_L = 50\text{pF}$	3.3V	1	16.5	ns	
$t_{PHZ}$	$\overline{OE}$	Q	$C_L = 15\text{pF}$	3.3V	1	11	ns	
$t_{PHZ}$	$\overline{OE}$	Q	$C_L = 50\text{pF}$	3.3V	1	14.5	ns	
$t_{PLH}$	D	Q	$C_L = 15\text{pF}$	3.3V	1	13.4	ns	
$t_{PLH}$	D	Q	$C_L = 50\text{pF}$	3.3V	1	15.5	ns	
$t_{PHL}$	LE	Q	$C_L = 15\text{pF}$	3.3V	1	11.9	ns	
$t_{PHL}$	LE	Q	$C_L = 50\text{pF}$	3.3V	1	14	ns	

在自然通风条件下的工作温度范围内； $T_A = 25^\circ\text{C}$  时测得的典型值（除非另有说明）

参数	从 (输入)	至 (输出)	负载电容	$V_{CC}$	-55°C 至 125°C			单位
					最小值	典型值	最大值	
$t_{PLZ}$	$\overline{OE}$	Q	$C_L = 15\text{pF}$	3.3V	1	10	ns	
$t_{PLZ}$	$\overline{OE}$	Q	$C_L = 50\text{pF}$	3.3V	1	13.4	ns	
$t_{PZH}$	$\overline{OE}$	Q	$C_L = 15\text{pF}$	3.3V	1	12.8	ns	
$t_{PZH}$	$\overline{OE}$	Q	$C_L = 50\text{pF}$	3.3V	1	14.5	ns	
$t_{PZL}$	$\overline{OE}$	Q	$C_L = 15\text{pF}$	3.3V	1	13.1	ns	
$t_{PZL}$	$\overline{OE}$	Q	$C_L = 50\text{pF}$	3.3V	1	16	ns	
$t_{PHL}$	D	Q	$C_L = 15\text{pF}$	5V	1	11.2	ns	
$t_{PHL}$	D	Q	$C_L = 50\text{pF}$	5V	1	13.2	ns	
$t_{PHL}$	LE	Q	$C_L = 15\text{pF}$	5V	1	10.1	ns	
$t_{PHL}$	LE	Q	$C_L = 50\text{pF}$	5V	1	12.3	ns	
$t_{PHZ}$	$\overline{OE}$	Q	$C_L = 15\text{pF}$	5V	1	8.3	ns	
$t_{PHZ}$	$\overline{OE}$	Q	$C_L = 50\text{pF}$	5V	1	10.4	ns	
$t_{PLH}$	D	Q	$C_L = 15\text{pF}$	5V	1	9.8	ns	
$t_{PLH}$	D	Q	$C_L = 50\text{pF}$	5V	1	11.4	ns	
$t_{PHL}$	LE	Q	$C_L = 15\text{pF}$	5V	1	8.8	ns	
$t_{PHL}$	LE	Q	$C_L = 50\text{pF}$	5V	1	10.7	ns	
$t_{PLZ}$	$\overline{OE}$	Q	$C_L = 15\text{pF}$	5V	1	7.4	ns	
$t_{PLZ}$	$\overline{OE}$	Q	$C_L = 50\text{pF}$	5V	1	9.7	ns	
$t_{PZH}$	$\overline{OE}$	Q	$C_L = 15\text{pF}$	5V	1	8.8	ns	
$t_{PZH}$	$\overline{OE}$	Q	$C_L = 50\text{pF}$	5V	1	10.7	ns	
$t_{PZL}$	$\overline{OE}$	Q	$C_L = 15\text{pF}$	5V	1	9.1	ns	
$t_{PZL}$	$\overline{OE}$	Q	$C_L = 50\text{pF}$	5V	1	11.3	ns	

## 5.8 典型特性

$T_A = 25^\circ\text{C}$  (除非另有说明)




图 5-1. 高电平状态下输出电压与电流间的关系




图 5-2. 低电平状态下输出电压与电流间的关系




图 5-3. 高电平状态下输出电压与电流间的关系 (5V 电源)




图 5-4. 低电平状态下输出电压与电流间的关系 (5V 电源)




图 5-5. 高电平状态下输出电压与电流间的关系 (3.3V 电源)




图 5-6. 低电平状态下输出电压与电流间的关系 (3.3V 电源)

### 5.8 典型特性 (续)

$T_A = 25^\circ\text{C}$  (除非另有说明)




图 5-7. 高电平状态下输出电压与电流间的关系 (2.5V 电源)




图 5-8. 低电平状态下输出电压与电流间的关系 (2.5V 电源)




图 5-9. 高电平状态下输出电压与电流间的关系 (1.8V 电源)





图 5-10. 低电平状态下输出电压与电流间的关系 (1.8V 电源)

## 6 参数测量信息

对于下表中列出的示例，波形之间的相位关系是任意选择的。所有输入脉冲均由具有以下特性的发生器提供：  
PRR ≤ 1MHz， $Z_O = 50\Omega$ ， $t_f < 2.5\text{ns}$ 。


输出单独测量，每次测量一个输入转换。

测试	S1	S2	$R_L$	$C_L$	$\Delta V$	$V_{CC}$
$t_{PLH}$ 、 $t_{PHL}$	断开	断开	—	15pF、50pF	—	全部
$t_{PLZ}$ 、 $t_{PZL}$	闭合	断开	1k $\Omega$	15pF、50pF	0.15V	≤ 2.5V
$t_{PHZ}$ 、 $t_{PZH}$	断开	闭合	1k $\Omega$	15pF、50pF	0.15V	≤ 2.5V
$t_{PLZ}$ 、 $t_{PZL}$	闭合	断开	1k $\Omega$	15pF、50pF	0.3V	> 2.5V
$t_{PHZ}$ 、 $t_{PZH}$	断开	闭合	1k $\Omega$	15pF、50pF	0.3V	> 2.5V




(1)  $C_L$  包括探头和测试夹具电容。

图 6-1. 三态输出的负载电路



(1)  $t_{PLH}$  和  $t_{PHL}$  之间的较大者与  $t_{pd}$  相同。


图 6-2. 电压波形传播延迟



(3)  $t_{PZL}$  和  $t_{PZH}$  之间的较大者与  $t_{en}$  相同。

(4)  $t_{PLZ}$  和  $t_{PHZ}$  之间的较大者与  $t_{dis}$  相同。

图 6-3. 电压波形传播延迟



(1)  $t_r$  和  $t_f$  之间的较大值与  $t_t$  相同。

图 6-4. 电压波形，输入和输出转换时间

## 7 详细说明

### 7.1 概述

SN74LV8T373-EP 包含八路 D 类锁存器。所有通道共享锁存器使能 (LE) 和输出使能 ( $\overline{OE}$ ) 输入。

启用锁存器 (LE 为高电平) 后, 允许数据从 D 输入传递到 Q 输出。

禁用锁存器 (LE 为低电平) 后, 无论 D 输入如何变化, Q 输出都会保持其最后的状态。


如果在启动期间锁存器使能 (LE) 输入保持低电平, 则所有通道的输出状态均未知, 直到所有数据 (D) 输入端的有效输入信号将锁存器使能 (LE) 输入驱动为高电平。

启用输出 ( $\overline{OE}$  为低电平) 后, 输出会主动驱动为低电平或高电平。

当输出被禁用 ( $\overline{OE}$  为高电平) 时, 输出被设置为高阻抗状态。

低电平有效输出使能 ( $\overline{OE}$ ) 对锁存器中的存储状态没有任何影响。

### 7.2 功能方框图



### 7.3 特性说明

#### 7.3.1 平衡 CMOS 三态输出

此器件包含平衡 CMOS 三态输出。这些输出可以处于三种状态：高驱动、低驱动和高阻抗。术语 *平衡* 表示器件可以灌入和拉出相似的电流。此器件的驱动能力可能在轻负载时产生快速边缘, 因此应考虑布线和负载条件以防止振铃。此外, 该器件的输出能够驱动的电流比此器件能够承受、不会损坏的电流更大。务必限制器件的输出功率, 以避免因过电流而损坏器件。必须始终遵守 *绝对最大额定值* 中规定的电气和热限值。

当置于高阻态时, 输出既不会拉出电流, 也不会灌入电流, 但 *电气特性* 表中定义的小漏电流除外。在高阻抗状态下, 输出电压不受器件控制, 而取决于外部因素。如果没有其他驱动器连接到该节点, 则这称为悬空节点且电压未知。上拉或下拉电阻可以连接到输出端, 以便当输出端处于高阻抗状态时在输出端提供已知电压。电阻值将取决于多种因素, 包括寄生电容和功耗限制。通常, 可以使用 10k $\Omega$  电阻器来满足这些要求。

未使用的三态 CMOS 输出应保持断开状态。

### 7.3.2 LVxT 增强输入电压

SN74LV8T373-EP 属于 TI 的 LVxT 逻辑器件系列，具有集成电压电平转换功能。该系列器件的设计具有更低的输入电压阈值，支持升压转换；其输入可承受高达 5.5V 电平的信号，支持降压转换。为了正常运行，输入信号必须保持或高于指定的  $V_{IH(MIN)}$  电平才能获得高电平输入状态，保持或低于指定的  $V_{IL(MAX)}$  电平才能获得低电平输入状态。图 7-1 展示了 LVxT 系列器件的典型  $V_{IH}$  和  $V_{IL}$  电平，以及标准 CMOS 器件的电压电平用于比较。

输入为高阻抗，通常建模为与输入电容并联的电阻器，如 *电气特性* 中所示。最坏情况下的电阻是使用 *绝对最大额定值* 中给出的最大输入电压和 *电气特性* 中给出的最大输入漏电流，根据欧姆定律 ( $R = V \div I$ ) 计算得出的。

输入信号必须在有效逻辑状态之间快速转换，如 *建议运行条件* 表中的输入转换速率所定义。不符合此规范将导致功耗过大并可能导致振荡。有关更多详细信息，请参阅 *CMOS 输入缓慢或悬空的影响* 应用报告。

在运行期间，任何时候都不要让输入悬空。未使用的输入必须在有效的高或低电压电平下进行端接。如果系统不会一直主动驱动输入，则可以添加上拉或下拉电阻器，以在这些时间段提供有效的输入电压。电阻值将取决于多种因素；但建议使用 10kΩ 电阻器，这通常可以满足所有要求。




图 7-1. LVxT 输入电压电平

### 7.3.2.1 上行转换

可以使用 SN74LV8T373-EP 对输入信号进行升压转换。施加在  $V_{CC}$  上的电压将决定输出电压和输入阈值，如 *建议的工作条件和电气特性* 表中所述。当连接到高阻抗输入时，输出电压在高电平状态下约为  $V_{CC}$ ，在低电平状态下约为  $0V$ 。

输入具有更低的阈值，使得输入高状态电平远低于标准值。例如，工作电源电压为  $5V$  的器件的标准 CMOS 输入将具有  $3.5V$  的  $V_{IH(MIN)}$ 。对于 SN74LV8T373-EP，电源电压为  $5V$  时， $V_{IH(MIN)}$  仅为  $2V$ ，可以实现信号从典型  $2.5V$  至  $5V$  的升压转换。

如图 7-2 所示，确保处于高电平状态的输入信号高于  $V_{IH(MIN)}$ ，而处于低电平状态的输入信号低于  $V_{IL(MAX)}$ 。

升压转换组合如下：

- $1.8V V_{CC}$  - 输入为  $1.2V$
- $2.5V V_{CC}$  - 输入为  $1.8V$
- $3.3V V_{CC}$  - 输入为  $1.8V$  和  $2.5V$
- $5.0V V_{CC}$  - 输入为  $2.5V$  和  $3.3V$




图 7-2. LVxT 升压和降压转换示例

### 7.3.2.2 下行转换

可以使用 SN74LV8T373-EP 对信号进行降压转换。施加在  $V_{CC}$  上的电压将决定输出电压和输入阈值，如 *建议的工作条件和电气特性* 表中所述。

当连接到高阻抗输入时，输出电压在高电平状态下约为  $V_{CC}$ ，在低电平状态下约为  $0V$ 。如图 7-1 所示，确保处于高电平状态的输入信号介于  $V_{IH(MIN)}$  和  $5.5V$  之间，而处于低电平状态的输入信号低于  $V_{IL(MAX)}$ 。

例如，在  $5.0V$ 、 $3.3V$  或  $2.5V$  电压下运行的器件的标准 CMOS 输入可进行降压转换，以匹配器件在  $1.8V V_{CC}$  电压下运行时的  $1.8V$  CMOS 信号。请参阅图 7-2。

降压转换组合如下：

- $1.8V V_{CC}$  - 输入为  $2.5V$ 、 $3.3V$  和  $5.0V$
- $2.5V V_{CC}$  - 输入为  $3.3V$  和  $5.0V$
- $3.3V V_{CC}$  - 输入为  $5.0V$

## 7.4 器件功能模式

表 7-1. 功能表

输入 <sup>(1)</sup>			输出 <sup>(2)</sup>
OE	LE	D	Q
L	H	L	L
L	H	H	H
L	L	X	Q <sub>0</sub> <sup>(3)</sup>
H	X	X	Z

- (1) L = 输入低电平, H = 输入高电平, ↑ = 输入从低电平转换到高电平, ↓ = 输入从高电平转换到低电平, X = 不用考虑
- (2) L = 输出低电平, H = 输出高电平, Q<sub>0</sub> = 上一状态, Z = 高阻抗
- (3) 启动时 Q<sub>0</sub> 未知

## 8 应用和实施

### 备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

### 8.1 应用信息

在此应用中，SN74LV8T373-EP 用于控制 8 位数据总线。

输出可以保持在高阻抗状态、保持在最后的已知状态或与数据输入一起变化，具体取决于 LE 和  $\overline{OE}$  上来自总线控制器的控制输入。

### 8.2 典型应用




图 8-1. 典型应用框图

## 8.2.1 设计要求

### 8.2.1.1 电源注意事项

确保所需电源电压在 *建议运行条件* 中规定的范围内。电源电压按照 *电气特性* 部分中所述设置器件的电气特性。

正电压电源必须能够提供的电流等于 SN74LV8T373-EP 所有输出端拉出的总电流加上最大静态电源电流  $I_{CC}$  (在 *电气特性* 中列出) 以及开关所需的任何瞬态电流之和。逻辑器件只能拉出与正电源提供的大小相同的电流。确保不要超过 *绝对最大额定值* 中列出的通过  $V_{CC}$  的最大总电流。

地必须能够灌入的电流等于 SN74LV8T373-EP 所有输出端灌入的总电流加上最大电源电流  $I_{CC}$  (在 *电气特性* 中列出) 以及开关所需的任何瞬态电流之和。逻辑器件只能灌入其所接的地可灌入的大小相同的电流。确保不要超过 *绝对最大额定值* 中列出的通过 GND 的最大总电流。

SN74LV8T373-EP 可以驱动总电容小于或等于 50pF 的负载, 同时仍满足所有数据表规格。可以施加更大的容性负载; 但建议不要超过 50pF。

SN74LV8T373-EP 可以驱动由  $R_L \geq V_O/I_O$  描述的总电阻负载, 输出电压和电流在 *电气特性* 表中用  $V_{OH}$  和  $V_{OL}$  定义。在高电平状态下输出时, 公式中的输出电压定义为测量的输出电压与  $V_{CC}$  引脚处的电源电压之间的差值。

总功耗可以使用 *CMOS 功耗与 Cpd 计算* 中提供的信息进行计算。

可以使用 *标准线性和逻辑 (SLL) 封装和器件的热特性* 中提供的信息计算热增量。

#### 小心

*绝对最大额定值* 中列出的最高结温  $T_{J(max)}$  是防止损坏器件的附加限制。请勿违反 *绝对最大额定值* 中列出的任何值。提供这些限制是为了防止损坏器件。

### 8.2.1.2 输入注意事项

输入信号必须超过  $V_{IL}$  才能被视为逻辑低电平，超过  $V_{IH}$  才能被视为逻辑高电平。不要超过 *绝对最大额定值* 中的最大输入电压范围。

未使用的输入必须端接至  $V_{CC}$  或地。如果输入完全不使用，则可以直接端接未使用的输入，如果有时要使用输入，但并非始终使用，则可以使用上拉或下拉电阻器连接输入。上拉电阻用于默认高电平状态，下拉电阻用于默认低电平状态。控制器的驱动电流、进入 SN74LV8T373-EP 的漏电流（如 *电气特性* 中所规定）以及所需输入转换率会限制电阻值。由于这些因素，通常使用  $10k\Omega$  的电阻值。

有关此器件输入的其他信息，请参阅 *特性说明* 部分。

### 8.2.1.3 输出注意事项

正电源电压用于产生高电平输出电压。根据 *电气特性* 中  $V_{OH}$  规格所示，从输出端汲取电流将降低输出电压。接地电压用于产生低电平输出电压。根据 *电气特性* 中  $V_{OL}$  规格所示，向输出端灌入电流将提高输出电压。

可能处于相反状态的推挽输出始终不应直接连接在一起，即使时间很短也不例外。否则可能会导致电流过大并损坏器件。

同一器件内具有相同输入信号的两个通道可以并联，以获得额外的输出驱动强度。

未使用的输出可以保持悬空状态。不要将输出直接连接到  $V_{CC}$  或地。

有关此器件的输出的其他信息，请参阅 *特性说明* 部分。

### 8.2.2 详细设计过程

1. 在  $V_{CC}$  至 GND 之间添加一个去耦电容器。此电容器需要在物理上靠近器件，在电气上靠近  $V_{CC}$  和 GND 引脚。布局部分中展示了示例布局。
2. 确保输出端的容性负载  $\leq 50\text{pF}$ 。这不是硬性限制；但是，根据设计，该限制将优化性能。这可以通过从 SN74LV8T373-EP 向一个或多个接收器件提供适当大小的短布线来实现。
3. 确保输出端的电阻负载大于  $(V_{CC}/I_{O(max)})\Omega$ 。这可防止超出绝对最大额定值中的最大输出电流。大多数 CMOS 输入具有以  $M\Omega$  为单位的电阻负载；远大于之前计算的最小值。
4. 逻辑门很少关注热问题；然而，可以使用应用报告 [CMOS 功耗与 Cpd 计算](#) 中提供的步骤计算功耗和热量。

### 8.2.3 应用曲线




图 8-2. 应用时序图

## 8.3 电源相关建议

电源可以是 *建议运行条件* 中最小和最大电源电压额定值之间的任何电压。每个  $V_{CC}$  端子均应具有良好的旁路电容器，以防止功率干扰。建议为该器件使用  $0.1\mu\text{F}$  电容器。可以并联多个旁路电容器以抑制不同的噪声频率。 $0.1\mu\text{F}$  和  $1\mu\text{F}$  电容器通常并联使用。为了获得最佳效果，旁路电容器必须尽可能靠近电源端子安装。

## 8.4 布局

### 8.4.1 布局指南

使用多输入和多通道逻辑器件时，输入不得悬空。在许多情况下，未使用数字逻辑器件的功能或部分功能；例如，当仅使用三输入与门的两个输入或仅使用 4 个缓冲门中的 3 个时。此类未使用的输入引脚不得悬空，因为外部连接处的未定义电压会导致未定义的操作状态。数字逻辑器件的所有未使用输入必须连接到由输入电压规范定义的逻辑高电平电压或逻辑低电平电压，以防止其悬空。必须应用于任何特定未使用输入的逻辑电平取决于器件的功能。通常，输入连接到 GND 或  $V_{CC}$ ，以对逻辑功能更有意义或更方便者为准。

8.4.2 布局示例




图 8-3. 可改善信号完整性的布线转角示例




图 8-4. TSSOP 和类似封装的旁路电容器放置示例




图 8-5. WQFN 和类似封装的旁路电容器放置示例




图 8-6. SOT、SC70 和类似封装的旁路电容器放置示例




图 8-7. 可改善信号完整性的阻尼电阻放置示例

## 9 器件和文档支持

TI 提供广泛的开发工具。下面列出了用于评估器件性能、生成代码和开发解决方案的工具和软件。

### 9.1 文档支持

#### 9.1.1 相关文档

请参阅以下相关文档：

- 德州仪器 (TI), [CMOS 功耗与  \$C\_{pd}\$  计算应用报告](#)
- 德州仪器 (TI), [使用逻辑器件进行设计应用报告](#)

### 9.2 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](#) 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

### 9.3 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

### 9.4 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

### 9.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

### 9.6 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

## 10 修订历史记录


注：以前版本的页码可能与当前版本的页码不同

Changes from Revision * (August 2024) to Revision A (October 2024)	Page
• 将数据表状态从“预告信息”更改为“量产数据” .....	1


## 11 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

### 11.1 卷带包装信息




#### QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



器件	封装类型	封装图	引脚	SPQ	卷带直径 (mm)	卷带宽度 W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 象限
118T373MPWREP	TSSOP	PW	20	2000	330.0	16.4	6.95	7.00	1.4	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS



器件	封装类型	封装图	引脚	SPQ	长度 (mm)	宽度 (mm)	高度 (mm)
118T373MPWREP	TSSOP	PW	20	2000	367.0	367.0	38.0


11.2 机械数据



**PW0020A**

**PACKAGE OUTLINE**  
**TSSOP - 1.2 mm max height**

SMALL OUTLINE PACKAGE



NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.




## EXAMPLE STENCIL DESIGN

**PW0020A**

**TSSOP - 1.2 mm max height**

SMALL OUTLINE PACKAGE



NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

## PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package   Pins	Package qty   Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
<a href="#">SN74LV8T373MPWREP</a>	Active	Production	TSSOP (PW)   20	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-55 to 125	LV373EP
SN74LV8T373MPWREP.A	Active	Production	TSSOP (PW)   20	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-55 to 125	LV373EP

(1) **Status:** For more details on status, see our [product life cycle](#).

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

**Important Information and Disclaimer:** The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

### OTHER QUALIFIED VERSIONS OF SN74LV8T373-EP :

- Catalog : [SN74LV8T373](#)

- Automotive : [SN74LV8T373-Q1](#)

NOTE: Qualified Version Definitions:


- Catalog - TI's standard catalog product
- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects

PW0020A



**PACKAGE OUTLINE**  
**TSSOP - 1.2 mm max height**

SMALL OUTLINE PACKAGE



4220206/A 02/2017

NOTES:


- All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.
- This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
- This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
- Reference JEDEC registration MO-153.

# EXAMPLE BOARD LAYOUT


PW0020A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE: 10X



4220206/A 02/2017

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

PW0020A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE: 10X

4220206/A 02/2017

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

## 重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月