TIDEP0018
用于 Sitara 处理器的并行摄像机接口
TIDEP0018
概述
此摄像头接口设计将一个 10 位并行接口连接到 AM335x 通用存储器控制器 (GPMC) 16 位多路复用地址/数据总线。此设计的功耗比普通 USB 解决方案低大约 150mW，因此十分适合便携式数据终端以及加固型便携式消费类和工业类手持设备等应用。此参考设计基于连接到摄像头扩展板的 QuickLogic 3.1 MP 摄像头传感器（采用 Aptina 3.1 MP 传感器）。然后，二者一起连接到 BeagleBone 平台。BeagleBone 和 QuickLogic 3.1 MP 摄像头附加电路板现已上市。
有关 QuickLogic 的详细信息，请访问 http://www.quicklogic.com
有关 BeagleBone 的更多信息，请访问 https://www.ti.com.cn/tool/cn/beaglebn
要进一步了解适用于 BeagleBone 的 QuickLogic 3.1 MP 摄像头附加电路板，包括设计文件和软件，请访问 http://www.quicklogic.com/solutions/reference-designs/ti-sitara-beaglebone-camera-cape/
特性
- 最高支持 5MP 摄像头（10fps、DMA）
- VGA (640 x 480) 分辨率下最高 30 帧/秒 (fps)
- 降低系统功耗达 150mW
- OEM 无需进行软件操作
- 6x6mm、非 HDI 规则封装
- 这是一个示例子系统设计，包括原理图、BOM、Gerber 和其他设计文件。
我们开发的全面组装电路板仅用于测试和性能验证，不可用于销售。
设计文件和产品
设计文件
下载现成的系统文件，加快您的设计过程。
产品
在设计中包括 TI 产品和可能的替代产品。
技术文档
未找到结果。请清除搜索，并重试。
查看所有 1
| 类型 | 标题 | 下载最新的英文版本 | 日期 | |||
|---|---|---|---|---|---|---|
| 设计指南 | Parallel Camera Interface for Sitara Processors Design Guide | 2014年 7月 29日 |