TIDA-00153
采用高速 ADC 的 JESD204B 链路延时设计
TIDA-00153
概述
JESD204B 链路是数据转换器数字接口的最新趋势。这些链路利用高速串行数字技术提供很大的益处（包括增大的信道密度）。此参考设计解决了其中一个采用新接口的挑战：理解并设计链路延迟。一个示例实现了确定性延迟，确定包含德州仪器 (TI) LM97937 ADC 和 Xilinx Kintex 7 FPGA 的系统的链路延迟。
特性
- 保证 JESD204B 链路中的确定性延迟
- 理解链路延迟与链路延迟变体之间的权衡因素
- 使用公式化和基于规程的方法来设计链路延迟
- 使用德州仪器 (TI) 的 ADC16DX370 或 LM97937 ADC 以及 Xilinx Kintex 7 FPGA 实现 JESD204B 链路
我们开发的全面组装电路板仅用于测试和性能验证，不可用于销售。
设计文件和产品
设计文件
下载现成的系统文件，加快您的设计过程。
产品
在设计中包括 TI 产品和可能的替代产品。
技术文档
= TI 精选文档
未找到结果。请清除搜索，并重试。
查看所有 2
| 类型 | 标题 | 下载最新的英文版本 | 日期 | |||
|---|---|---|---|---|---|---|
| * | 设计指南 | JESD204B Link Latency Using a High-Speed ADC and FPGA Design Guide | 2014年 2月 18日 | |||
| 测试报告 | TIDA-00153 Test Results | 2014年 2月 19日 |