主页 电源管理 线性和低压降 (LDO) 稳压器
主页
电源管理
线性和低压降 (LDO) 稳压器

TPS74401

正在供货

3A、低输入电压 (0.8V)、低噪声、高 PSRR、可调节超低压降稳压器

立即订购
数据表

TPS74401

正在供货
数据表 立即订购

产品详情

Output options Adjustable Output Iout (max) (A) 3 Vin (max) (V) 5.5 Vin (min) (V) 0.8 Vout (max) (V) 3.6 Vout (min) (V) 0.8 Rating Catalog Noise (µVrms) 13 PSRR at 100 KHz (dB) 50 Iq (typ) (mA) 3 Thermal resistance θJA (°C/W) 27 Load capacitance (min) (µF) 0 Regulated outputs (#) 1 Features Enable, Power good, Soft start Accuracy (%) 1 Dropout voltage (Vdo) (typ) (mV) 115 Operating temperature range (°C) -40 to 125
Output options Adjustable Output Iout (max) (A) 3 Vin (max) (V) 5.5 Vin (min) (V) 0.8 Vout (max) (V) 3.6 Vout (min) (V) 0.8 Rating Catalog Noise (µVrms) 13 PSRR at 100 KHz (dB) 50 Iq (typ) (mA) 3 Thermal resistance θJA (°C/W) 27 Load capacitance (min) (µF) 0 Regulated outputs (#) 1 Features Enable, Power good, Soft start Accuracy (%) 1 Dropout voltage (Vdo) (typ) (mV) 115 Operating temperature range (°C) -40 to 125
TO-263 (KTW) 7 153.924 mm² 10.1 x 15.24 VQFN (RGR) 20 12.25 mm² 3.5 x 3.5 VQFN (RGW) 20 25 mm² 5 x 5
  • 输入电压范围：1.1V 至 5.5V
  • 可调启动浪涌控制
  • 线路、负载和温度范围内的精度为 1%

  • VBIAS 支持低 VIN 运行，具有良好的瞬态响应

  • 可调输出：0.8V 至 3.6V
  • 超低压降：
    • 在 3.0A 电流下为 115mV（典型值）（旧芯片）
    • 在 3.0A 电流下为 120mV（典型值）（新芯片）
  • 使用任何输出电容器或不使用输出电容器时均可保持稳定（旧芯片）

  • 在使用任何 ≥ 2.2µF 的输出电容器时均可保持稳定（新芯片）

  • 电源正常 (PG) 输出可实现电源监视或为其他电源提供时序信号
  • 封装：
    • 5mm× 5mm× 1mm VQFN (RGW)
    • 3.5mm× 3.5mm VQFN (RGR) 和 DDPAK-7（仅限旧芯片）
  • 输入电压范围：1.1V 至 5.5V
  • 可调启动浪涌控制
  • 线路、负载和温度范围内的精度为 1%

  • VBIAS 支持低 VIN 运行，具有良好的瞬态响应

  • 可调输出：0.8V 至 3.6V
  • 超低压降：
    • 在 3.0A 电流下为 115mV（典型值）（旧芯片）
    • 在 3.0A 电流下为 120mV（典型值）（新芯片）
  • 使用任何输出电容器或不使用输出电容器时均可保持稳定（旧芯片）

  • 在使用任何 ≥ 2.2µF 的输出电容器时均可保持稳定（新芯片）

  • 电源正常 (PG) 输出可实现电源监视或为其他电源提供时序信号
  • 封装：
    • 5mm× 5mm× 1mm VQFN (RGW)
    • 3.5mm× 3.5mm VQFN (RGR) 和 DDPAK-7（仅限旧芯片）

TPS74401 低压降 (LDO) 线性稳压器提供了一个面向各种应用的易用稳健型电源管理选件。用户可编程的软启动功能可降低器件启动时的电容浪涌电流，从而以最大限度减小输入电源的应力。软启动具有单调性，旨在为各类处理器和专用集成电路 (ASIC) 供电。借助使能输入和电源正常输出，可通过外部稳压器轻松实现上电排序。借助全方位的灵活性，用户可为现场可编程门阵列 (FPGA)、数字信号处理器 (DSP) 以及具有具体启动要求的其他应用配置可满足其时序要求的计划。

该器件还具有高精度的参考电压电路和误差放大器，可在整个负载、线路、温度和过程范围内提供 1% 精度。该器件在不使用输出电容器（旧芯片）或使用任何类型的 ≥2.2µF 电容器（新芯片）的情况下都能保持稳定。该器件的额定工作温度范围为 TJ = –40°C 至 125°C。

TPS74401 低压降 (LDO) 线性稳压器提供了一个面向各种应用的易用稳健型电源管理选件。用户可编程的软启动功能可降低器件启动时的电容浪涌电流，从而以最大限度减小输入电源的应力。软启动具有单调性，旨在为各类处理器和专用集成电路 (ASIC) 供电。借助使能输入和电源正常输出，可通过外部稳压器轻松实现上电排序。借助全方位的灵活性，用户可为现场可编程门阵列 (FPGA)、数字信号处理器 (DSP) 以及具有具体启动要求的其他应用配置可满足其时序要求的计划。

该器件还具有高精度的参考电压电路和误差放大器，可在整个负载、线路、温度和过程范围内提供 1% 精度。该器件在不使用输出电容器（旧芯片）或使用任何类型的 ≥2.2µF 电容器（新芯片）的情况下都能保持稳定。该器件的额定工作温度范围为 TJ = –40°C 至 125°C。
filter 查找其他 线性和低压降 (LDO) 稳压器
下载 观看带字幕的视频 视频

您可能感兴趣的相似产品

open-in-new 比较替代产品
功能与比较器件相同，且具有相同引脚
TPS74901 正在供货 具有电源正常指示和使能功能的 3A、低 VIN (0.8V)、可调节超低压降稳压器 3-A, low-VIN (0.8 V), adjustable ultra-low-dropout voltage regulator with Power-Good & enable

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 19
类型 标题 下载最新的英语版本 日期
* 数据表 TPS74401 具有可编程软启动功能的 3.0A 超低压降稳压器 数据表 (Rev. S) PDF | HTML 英语版 (Rev.S) PDF | HTML 2024年 11月 25日
白皮书 揭秘 LDO 开通（启动）时间 PDF | HTML 英语版 PDF | HTML 2024年 12月 10日
应用手册 LDO 噪声揭秘 (Rev. B) PDF | HTML 英语版 (Rev.B) PDF | HTML 2020年 9月 16日
应用手册 Using Thermal Calculation Tools for Analog Components (Rev. A) 2019年 8月 30日
应用手册 A Topical Index of TI LDO Application Notes (Rev. F) 2019年 6月 27日
选择指南 Low Dropout Regulators Quick Reference Guide (Rev. P) 2018年 3月 21日
应用手册 LDO PSRR Measurement Simplified (Rev. A) PDF | HTML 2017年 8月 9日
选择指南 低压降稳压器快速参考指南 (Rev. M) 最新英语版本 (Rev.P) 2017年 1月 5日
应用手册 LDO环路稳定性及其对射频频综相噪的影响 2013年 4月 15日
模拟设计期刊 LDO噪音在详细研究 英语版 2012年 12月 6日
模拟设计期刊 2012 年第 4 季度刊模拟应用学报 2012年 9月 25日
应用手册 使用离散 DC/DC 转换器和 LDO 的电源解决方案 (Rev. B) 英语版 (Rev.B) 2010年 10月 8日
应用手册 简化的 LDO PSRR 测量 最新英语版本 (Rev.A) PDF | HTML 2010年 7月 28日
应用手册 Power Ref Design for TMS320C6472, 12-Vin Digital Pwr Cntrlrs, and LDOs (Rev. A) 2010年 5月 24日
应用手册 Pwr Ref Design f/'C6472 12-Vin Digital Pwr Controllers and LDOs 2010年 4月 28日
应用手册 'C6472 12Vin Flexible Pwr Design Using DCDC Controllers and LDOs (8x C6472) 2010年 3月 26日
应用手册 Using New Thermal Metrics 2009年 12月 15日
模拟设计期刊 具有 80% 效率和 Plost < 1W 的 3A、1.2Vout 线性稳压器 英语版 2008年 6月 25日
EVM 用户指南 TPS74x01EVM-118 User's Guide 2006年 6月 20日

设计和开发

如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。

评估板

DAC38RF80EVM — DAC38RF80 评估模块

DAC38RF80EVM 是用于评估 DAC38RF80/84/90 数模转换器 (DAC) 的电路板。该 EVM 可用于对采样率高达 9GSPS 的 DAC 进行性能评估。它适合与基于 FPGA 的图形发生器卡 TSW14J56EVM（修订版 B 及以上版本）搭配使用。该 EVM 上提供的 FMC 连接器还可以将 DAC 与第三方供应商的 FPGA 开发板相连接。此外，借助易于使用的软件界面，还可通过 SPI 来控制 DAC 和板载 LMK04828 时钟芯片。

用户指南: PDF
TI.com 上无现货
评估板

DAC38RF82EVM — DAC38RF82 双通道 14 位 9GSPS 1x-24x 内插 6GHz 和 9GHz PLL DAC 评估模块

DAC38RF82EVM 是用于评估 DAC38RF82/83/85/93 数模转换器 (DAC) 的电路板。该 EVM 可用于对采样率高达 9GSPS 的 DAC 进行性能评估，专为与 TSW14J56 EVM 配合使用而设计。此外，借助所提供的 FMC 连接器还可将 DAC 连接到来自第三方供应商的 FPGA 开发板。此外，借助易于使用的软件界面，还可通过 SPI 来控制 DAC 和板载 LMK04828 时钟芯片。
用户指南: PDF
TI.com 上无现货
评估板

DAC38RF89EVM — DAC38RF89 双通道 14 位 8.4GSPS 1x-24x 插值 5GHz 和 7.5GHz PLL DAC 评估模块

DAC38RF89 评估模块 (EVM) 是用于评估 DAC38RF89 数模转换器 (DAC) 的电路板。该 DAC38RFEVM 可用于对采样率高达 9GSPS 的 DAC 进行性能评估，同时还设计用于与 TSW14J56EVM（修订版 B 及更高版本）搭配使用。提供的 FMC 连接器还可以将 DAC 与第三方供应商的 FPGA 开发板相连接。此外，借助易于使用的软件界面，还可通过 SPI 来控制 DAC 和板载 LMK04828 时钟芯片。

用户指南: PDF
TI.com 上无现货
评估板

TPS74401EVM-118 — TPS74401 评估模块

The TPS74401EVM-118 evaluation module (EVM) is designed to help the user easily evaluate and test the operation and functionality of the TPS74401 LDO linear regulator. The EVM uses the TPS74401, 3 A linear regulator with programmable soft-start and integrated power good (PG). Refer to (...)

用户指南: PDF
TI.com 上无现货
仿真模型

TPS74401 PSpice Transient Model (Rev. B)

SLIM008B.ZIP (63 KB) - PSpice Model
下载
仿真模型

TPS74401 TINA-TI DC Reference Design

SLIM010.TSC (120 KB) - TINA-TI Reference Design
下载
仿真模型

TPS74401 TINA-TI Transient Reference Design

SLIM009.TSC (89 KB) - TINA-TI Reference Design
下载
仿真模型

TPS74401 TINA-TI Transient Spice Model

SLIM011.ZIP (35 KB) - TINA-TI Spice Model
下载
仿真模型

TPS74401 Unencrypted PSpice Transient Model

SBVM619.ZIP (3 KB) - PSpice Model
下载
原理图

5Vin Solution with 1.5-A Core Supply (Rev. A)

SLVR303A.PDF (196 KB)
下载
原理图

Virtex 5 Reference Design 5V input Bus Design

SLVR306.PDF (92 KB)
下载
原理图

PMP5149 1

SLVR354.PDF (150 KB)
下载
原理图

PMP5149 2

SLVR355.PDF (141 KB)
下载
原理图

PMP5149 3

SLVR356.PDF (193 KB)
下载
参考设计

TIDA-01215 — 优化 射频采样 DAC 中的杂波和相位噪声的电源参考设计

此参考设计在不牺牲性能的情况下为射频采样 DAC38RF8x 数模转换器 (DAC) 的加电启动提供了一种高效电源方案，并且可以降低板面积和 BOM。该参考设计使用直流/直流开关和 LDO 为 DAC38RF8x 加电，同时实现高的模拟性能（杂散噪声和相位噪声）并最大限度地减少电源效率折衷。可以将此处概括的设计方法扩展到其他射频采样数据转换器的电源设计。
设计指南: PDF
原理图: PDF
参考设计

TIDA-01240 — 射频采样 S 频带雷达发送器参考设计

借助使用 DAC38RF80（一种 9GSPS 16 位数模转换器 (DAC)）的射频采样架构，对适用于 S 频带多功能相控阵雷达 (MPAR) 的波形合成进行了展示。该射频采样发送架构可简化信号链，拉近数据转换器与天线之间的距离，从而实现灵活性和高性能。
设计指南: PDF
原理图: PDF
参考设计

TIDA-01084 — 连续波相位对齐型多音调发生器：直流转 6GHz 射频采样 DAC 参考设计

TIDA-01084 参考设计演示了如何使用射频采样 DAC 来生成连续相位对齐多音波形。14 位的 9GSPS DAC38RF83 具有四个 48 位独立 NCO，可以生成四个置于第一个奈奎斯特区域内任何位置的 CW 音调，或者在第二个奈奎斯特区域中支持高达 6 GHz。

此参考设计涵盖操作理论、GUI 介绍以及关于通过 NCO 编程生成音调而不需要外部信号发生器的说明。此设计展示了一种易于使用的方法，通过这种方法极大地简化和缩减了生成连续波形所需的物料清单 (BOM)。

设计指南: PDF
原理图: PDF
参考设计

TIDA-00352 — SDI 视频聚合参考设计

这款经过验证的参考设计是一个完整的四通道 SDI 聚合与解聚解决方案。使用一个 TLK10022 将四个同步 HD-SDI 源聚合到一条 5.94 Gbps 串行链路中。串行数据经由铜缆或光缆传输；使用另一个 TLK10022 来解聚并无缝重现原始视频内容。
测试报告: PDF
原理图: PDF
参考设计

TIDA-00309 — DisplayPort 视频 4:1 聚合参考设计

这款经过验证的参考设计是一个完整的四通道 DisplayPort 聚合与解聚解决方案。其中使用一个 TLK10022 将四个同步 DisplayPort (DP) 源一起聚合到一条 10.8 Gbps 串行链路中。串行数据经由铜缆或光缆传输，其中使用另一个 TLK10022 来解聚并无缝重现原始视频内容。
测试报告: PDF
原理图: PDF
参考设计

TIDA-00270 — 电流均流双路 LDO

此电源拓扑能够通过两个并联工作的 LDO 提供 6A 电流。此解决方案在两个 TPS74401 之间均匀提供电流，每个能够提供 3A 电流。此设计可提供的电流高于通常使用单个 LDO 能够提供的电流。另外，此设计还允许额外的热同步，这是单个 LDO 无法提供的。
设计指南: PDF
原理图: PDF
参考设计

TIDA-00269 — 千兆以太网链路聚合器参考设计

千兆位以太网链路聚合器参考设计采用了 TLK10081 器件，这是一种多速率链路聚合器，用于高速双向点对点数据传输系统，可将低速串行链路多路复用为高速串行链路，从而降低物理链路的数目。此参考设计帮助客户降低需要在应用中实施和管理的串行链路的数目。TLK10081 让客户可以聚合与解聚多个串行链路 - 所有类型的串行链路，包括原始数据类型。此外，还采用 CDCM6208 器件，该器件可以向没有极低抖动时钟输入（或不符合系统的抖动要求）的客户系统中的 TLK10081 提供该时钟输入。通道 A 的高速信号已经被路由到 SFP+ 模块，以便在实施光缆配置的系统中轻松评估。通道 B (...)
测试报告: PDF
原理图: PDF
参考设计

TIDA-00234 — 用于具有两个或更多 SFP+ 光纤端口的系统的双通道 XAUI 转 SFI 参考设计

TIDA-00234 XAUI 至 SFI 参考设计适用于企业和服务提供商网络应用，如实现多个 10G 以太网兼容光学 (SFP+) 端口的以太网交换机和路由器等。该参考设计采用 TLK10232 器件，该器件是最紧凑型双通道 XAUI 至 SFI 收发器，在同类产品中具有最低的功耗。此参考设计允许访问由 TLK10232（通过 SMA 连接器）或 SFP+ 模块（通过 SFP+ 光学模块仓）生成的高速信号（高达 10Gbps）。此外，还采用 CDCM6208 器件，该器件可以向没有极低抖动时钟输入（或不符合系统的抖动要求）的客户系统中的 TLK10232 提供该时钟输入。
测试报告: PDF
原理图: PDF
参考设计

TIDA-00069 — FPGA 固件示例，说明如何将 Altera FPGA 连接到高速 LVDS 接口数据转换器

该参考设计和相关的示例 Verilog 代码可用作将 Altera FPGA 连接到德州仪器 (TI) 高速 LVDS 接口模数转换器 (ADC) 和数模转换器 (DAC) 的起点。其中说明了固件实施并介绍了所需的计时限制。
用户指南: PDF
原理图: PDF
封装 引脚 CAD 符号、封装和 3D 模型
TO-263 (KTW) 7 Ultra Librarian
VQFN (RGR) 20 Ultra Librarian
VQFN (RGW) 20 Ultra Librarian
应遵守 TI 评估类商品的标准条款与条件。

订购和质量

包含信息：
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息：
  • 制造厂地点
  • 封装厂地点

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持和培训

视频