产品详情

Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 2 IOL (max) (mA) 32 Supply current (max) (µA) 10 IOH (max) (mA) 0 Input type Standard CMOS Output type Open-drain Features Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 2 IOL (max) (mA) 32 Supply current (max) (µA) 10 IOH (max) (mA) 0 Input type Standard CMOS Output type Open-drain Features Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
DSBGA (YZP) 6 2.1875 mm² 1.75 x 1.25 SOT-23 (DBV) 6 8.12 mm² 2.9 x 2.8 SOT-SC70 (DCK) 6 4.2 mm² 2 x 2.1 USON (DRY) 6 1.45 mm² 1.45 x 1 X2SON (DSF) 6 1 mm² 1 x 1
  • Dual Open-Drain Buffer Configuration
  • -24-mA Output Drive at 3.3 V
  • Support Translation-Up and Down
  • Available in the Texas Instruments
    NanoFree™ Package
  • Supports 5-V VCC Operation
  • Inputs and Open-Drain Outputs Accept Voltages
    Up to 5.5 V
  • Max tpd of 3.7 ns at 3.3 V
  • Low Power Consumption, 10-µA Max ICC
  • Typical VOLP (Output Ground Bounce)
    <0.8 V at VCC = 3.3 V, TA = 25°C
  • Typical VOHV (Output VOH Undershoot)
    >2 V at VCC = 3.3 V, TA = 25°C
  • Ioff Supports Live Insertion, Partial-Power-Down
    Mode, and Back-Drive Protection
  • Latch-Up Performance Exceeds 100 mA
    Per JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model (A114-A)
    • 200-V Machine Model (A115-A)
    • 1000-V Charged-Device Model (C101)
  • Dual Open-Drain Buffer Configuration
  • -24-mA Output Drive at 3.3 V
  • Support Translation-Up and Down
  • Available in the Texas Instruments
    NanoFree™ Package
  • Supports 5-V VCC Operation
  • Inputs and Open-Drain Outputs Accept Voltages
    Up to 5.5 V
  • Max tpd of 3.7 ns at 3.3 V
  • Low Power Consumption, 10-µA Max ICC
  • Typical VOLP (Output Ground Bounce)
    <0.8 V at VCC = 3.3 V, TA = 25°C
  • Typical VOHV (Output VOH Undershoot)
    >2 V at VCC = 3.3 V, TA = 25°C
  • Ioff Supports Live Insertion, Partial-Power-Down
    Mode, and Back-Drive Protection
  • Latch-Up Performance Exceeds 100 mA
    Per JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model (A114-A)
    • 200-V Machine Model (A115-A)
    • 1000-V Charged-Device Model (C101)

This dual buffer and driver is designed for 1.65-V to 5.5-V VCC operation. The output of the SN74LVC2G07 device is open drain and can be connected to other open-drain outputs to implement active-low wired-OR or active-high wired-AND functions. The maximum sink current is 32 mA.

NanoFree package technology is a major breakthrough in IC packaging concepts, using the die as the package.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down.

This dual buffer and driver is designed for 1.65-V to 5.5-V VCC operation. The output of the SN74LVC2G07 device is open drain and can be connected to other open-drain outputs to implement active-low wired-OR or active-high wired-AND functions. The maximum sink current is 32 mA.

NanoFree package technology is a major breakthrough in IC packaging concepts, using the die as the package.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down.

下载 观看带字幕的视频 视频

您可能感兴趣的相似产品

open-in-new 比较替代产品
功能与比较器件相同,且具有相同引脚
SN74AUP2G07 正在供货 具有漏极开路输出的 2 通道、0.8V 至 3.6V 低功耗缓冲器 Smaller voltage range (0.8V to 3.6V), longer average propagation delay (8ns), lower average drive strength (4mA)

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 29
类型 标题 下载最新的英语版本 日期
* 数据表 SN74LVC2G07 Dual Buffer and Driver With Open-Drain Outputs 数据表 (Rev. L) PDF | HTML 2015年 5月 22日
应用手册 Implications of Slow or Floating CMOS Inputs (Rev. E) 2021年 7月 26日
选择指南 Little Logic Guide 2018 (Rev. G) 2018年 7月 6日
选择指南 Logic Guide (Rev. AB) 2017年 6月 12日
应用手册 How to Select Little Logic (Rev. A) 2016年 7月 26日
应用手册 Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
选择指南 逻辑器件指南 2014 (Rev. AA) 最新英语版本 (Rev.AB) 2014年 11月 17日
选择指南 小尺寸逻辑器件指南 (Rev. E) 最新英语版本 (Rev.G) 2012年 7月 16日
用户指南 LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
应用手册 CMOS 非缓冲反向器在振荡器电路中的使用 英语版 2006年 3月 23日
应用手册 选择正确的电平转换解决方案 (Rev. A) 英语版 (Rev.A) 2006年 3月 23日
产品概述 Design Summary for WCSP Little Logic (Rev. B) 2004年 11月 4日
应用手册 Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
用户指南 Signal Switch Data Book (Rev. A) 2003年 11月 14日
用户指南 LVC and LV Low-Voltage CMOS Logic Data Book (Rev. B) 2002年 12月 18日
应用手册 Texas Instruments Little Logic Application Report 2002年 11月 1日
应用手册 TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
更多文献资料 Standard Linear & Logic for PCs, Servers & Motherboards 2002年 6月 13日
应用手册 16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B) 2002年 5月 22日
应用手册 Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 2002年 5月 10日
更多文献资料 STANDARD LINEAR AND LOGIC FOR DVD/VCD PLAYERS 2002年 3月 27日
应用手册 Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
应用手册 Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997年 8月 1日
应用手册 CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
应用手册 LVC Characterization Information 1996年 12月 1日
应用手册 Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
应用手册 Live Insertion 1996年 10月 1日
设计指南 Low-Voltage Logic (LVC) Designer's Guide 1996年 9月 1日
应用手册 Understanding Advanced Bus-Interface Products Design Guide 1996年 5月 1日

设计和开发

如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。

评估板

5-8-LOGIC-EVM — 支持 5 至 8 引脚 DCK、DCT、DCU、DRL 和 DBV 封装的通用逻辑评估模块

灵活的 EVM 设计用于支持具有 5 至 8 引脚数且采用 DCK、DCT、DCU、DRL 或 DBV 封装的任何器件。
用户指南: PDF
TI.com 上无现货
评估板

TAS6424EQ1EVM — TAS6424E-Q1 75W、2MHz、四通道数字输入 D 类音频放大器评估模块

TAS6424EQ1EVM 评估模块 (EVM) 展示了适用于汽车信息娱乐系统的 TAS6424E-Q1 2.1MHz、四通道数字输入 D 类音频放大器解决方案。2.1MHz 的开关频率能显著缩减电感器尺寸。TAS6424E-Q1 可在 14.4V 的电源电压条件下,为 4Ω 负载提供每通道 25W 功率 (10% THD+N),并集成了 I2C 诊断和保护功能。TAS6424E-Q1 采用可满足 CISPR25 5 类 EMI 合规性标准的展频技术。
用户指南: PDF | HTML
英语版: PDF | HTML
TI.com 上无现货
驱动程序或库

SPRCAE5 Metrology Library and Software for Concerto F28M35H52C

支持的产品和硬件

支持的产品和硬件

产品
C2000 实时微控制器
F28M35H52C 具有 250MIPS、1024KB 闪存的 C2000™ 双核 32 位 MCU F28M35H52C-Q1 具有 250MIPS、1024KB 闪存的汽车类 C2000™ 双核 32 位 MCU
线性和低压降 (LDO) 稳压器
TLV1117 800mA 15V 线性稳压器
同相缓冲器和驱动器
SN74LVC2G07 具有漏极开路输出的 2 通道、1.65V 至 5.5V 缓冲器
可编程和可变增益放大器(PGA 和 VGA)
PGA112 具有 2 通道多路复用器的零温漂、100µV 失调电压、12nV/√Hz 噪声、RRO(二进制增益)可编程增益放大器
精密运算放大器 (Vos<1mV)
OPA4376 四通道、低噪声、低静态电流、精密运算放大器
功率运算放大器
AFE032 适用于驱动低阻抗线路的低成本集成电力线通信 (PLC) 模拟前端
仿真模型

SN74LVC2G07 Behavioral SPICE Model

SCEM621.ZIP (7 KB) - PSpice Model
仿真模型

SN74LVC2G07 IBIS Model (Rev. E)

SCEM254E.ZIP (24 KB) - IBIS Model
参考设计

TIDM-SERVODRIVE — 工业伺服驱动器和交流逆变器驱动器参考设计

DesignDRIVE 开发套件是直接连接到三相 ACI 或 PMSM 电机的完整工业驱动的参考设计。通过此单一平台中包含的控制、电源和通信组合技术可创建出众多驱动拓扑。此设计包含多个位置传感器接口、不同的电流感应技术、热侧分区选项和扩展,旨在实现安全的工业以太网。
设计指南: PDF
原理图: PDF
参考设计

TIDA-01487 — 隔离式 CAN 灵活数据 (FD) 速率中继器参考设计

CAN 和 CANopen 是传统现场总线协议,适用于工厂自动化中的许多应用。只要高电压有可能损坏终端设备,就需要隔离器件。此隔离式 CAN 灵活数据 (FD) 速率中继器参考设计在两个 CAN 总线段之间增加了电气隔离。总线段任一侧的 CAN 帧都被中继到另一侧。该设计中的 CAN 收发器和仲裁逻辑支持高达 2Mbps 的 CAN FD 速度。本参考设计由 6V 至 36V 的宽电压电源供电。
设计指南: PDF
原理图: PDF
参考设计

PMP40690 — 采用 C2000™ MCU 和 GaN 的 4kW 交错式 CCM 图腾柱无桥 PFC 参考设计

此参考设计是一款 4kW 交错式 CCM 图腾柱 (TTPL) 无桥 PFC 参考设计,采用了 64 引脚 C2000™ 微控制器、LM3410 氮化镓器件和 TMCS1100 霍尔传感器。它基于使用 C2000™ MCU 的 TIDM-02008 双向交互式 CCM TTPL 无桥 PFC 参考设计,并将整个 PCB 的尺寸降至 145mm x 105mm x 35mm。氮化镓 (GaN) 器件用于功率级,可实现 98.73% 的峰值效率。该设计包含切相、自适应死区时间和输入电容补偿等高级功能,可提高负载范围内的 PF (...)
测试报告: PDF
原理图: PDF
参考设计

TIDA-060001 — SunSpec 快速关断发送和接收参考设计

This reference design interfaces an AFE031 Powerline Communications Analog Front End with a C2000 MCU to send and receive data over a wired coupled interface using frequency shift keying (FSK). The design demonstrates the SunSpec standard protocol transmitting the specific 33-bit word packet using (...)
设计指南: PDF
原理图: PDF
参考设计

TIDA-01572 — 数字输入、D 类、IV 感应音频放大器的立体声评估模块参考设计

此参考设计可提供用于 PC 应用的高性能立体声音频子系统。它由电压范围为 4.5V 至 16V 的单电源供电并采用 TAS2770,该器件是一款数字输入 D 类音频放大器,可提供出色的噪声和失真性能并采用 WCSP 和 QFN 封装。该设计还包含两个低压降固定电压稳压器,即 TL760M33TPS73618,它们分别生成必需的 3.3V 和 1.8V 系统电源轨。该参考设计的多功能数字输入接口允许使用各种输入格式,同时针对电压和电流感应、电源电压 (VBAT) 和温度提供输出数据。该参考设计还包含多路复用功能,允许将多个输入源用作数字输入。此外,TAS2770 (...)
设计指南: PDF
原理图: PDF
封装 引脚 CAD 符号、封装和 3D 模型
DSBGA (YZP) 6 Ultra Librarian
SOT-23 (DBV) 6 Ultra Librarian
SOT-SC70 (DCK) 6 Ultra Librarian
USON (DRY) 6 Ultra Librarian
X2SON (DSF) 6 Ultra Librarian

订购和质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息:
  • 制造厂地点
  • 封装厂地点

支持和培训

视频