SN65LVDS4
- 旨在实现高信号传输速率：
- 500Mbps 接收器
- 由 1.8V 或 2.5V 内核电源供电
- 采用 1.5mm × 2mm UQFN 封装
- 总线引脚静电放电 (ESD) 保护等级超过 2kV (HBM)
- 低电压差分信令，可向一个 100Ω 负载提供 350V 的典型输出电压
- 传播延迟时间
- 典型值为 2.1ns（接收器）
- 250MHz 频率下的功耗
- 典型值为 40mW
- 需要从外部提供故障安全保护
- 差分输入电压阈值 < 50mV
- 可基于外部 VDD 引脚提供输出电压逻辑电平（3.3V LVTTL、2.5V LVCMOS 和 1.8V LVCMOS），无需外部电平转换
应用
- 时钟分配
- 无线基站
- 网络路由器
All trademarks are the property of their respective owners.
SN65LVDS4 是一款单通道、低电压差分线路接收器，采用小型 UQFN 封装。
技术文档
未找到结果。请清除搜索并重试。
查看全部 10 | 类型 | 标题 | 下载最新的英语版本 | 日期 | |||
|---|---|---|---|---|---|---|
| * | 数据表 | SN65LVDS4 1.8V 高速差分线路接收器 数据表 (Rev. A) | PDF | HTML | 英语版 (Rev.A) | PDF | HTML | 2016年 11月 7日 |
| 应用简报 | 无需电平转换：支持将低压 I/O 信号传入 FPGA、处理器或 ASIC (Rev. A) | PDF | HTML | 英语版 (Rev.A) | PDF | HTML | 2024年 10月 29日 | |
| 应用简报 | How to Use a 3.3-V LVDS Buffer as a Low-Voltage LVDS Driver | 2019年 1月 9日 | ||||
| 应用简报 | How to Support 1.8-V Signals Using a 3.3-V LVDS Driver/Receiver + Level-Shifter | 2018年 12月 28日 | ||||
| 应用简报 | LVDS to Improve EMC in Motor Drives | 2018年 9月 27日 | ||||
| 应用简报 | How Far, How Fast Can You Operate LVDS Drivers and Receivers? | 2018年 8月 3日 | ||||
| 应用简报 | How to Terminate LVDS Connections with DC and AC Coupling | 2018年 5月 16日 | ||||
| 应用手册 | TMDS Clock Detection Solution in HDMI Sink Applications | 2017年 8月 23日 | ||||
| 技术文章 | Get Connected: High-speed LVDS comparator | PDF | HTML | 2015年 6月 3日 | |||
| EVM 用户指南 | SN65LVDS4 Evaluation Module | 2011年 7月 15日 |
设计和开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
评估板
DDC2256AEVM — DDC2256A 256 通道电流输入模数转换器评估模块
DDC2256AEVM 评估模块 (EVM) 是一款用于评估 DDC2256A 256 通道、电流输入、24 位模数 (A/D) 转换器的评估套件。 该 EVM 套件由 DUT 板和采集板组成，包括 2 个 DDC2256A 器件、1 个用于器件通信/配置的 FPGA、用于存储临时数据的 36MB 内存，以及 1 个用于连接 PC 的 USB 接口。该 EVM 包括所有必要的控制信号和板载电源，大大降低了对外部设备的需求。最后，该评估系统还包括适用于 Microsoft® Windows® 的易于使用的软件。
用户指南: PDF
模拟工具
PSPICE-FOR-TI — 适用于 TI 设计和模拟工具的 PSpice®
PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用，包括业内超大的模型库之一，涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。
借助 PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。
在 PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)
借助 PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。
在 PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)
模拟工具
TINA-TI — 基于 SPICE 的模拟仿真程序
TINA-TI 提供了 SPICE 所有的传统直流、瞬态和频域分析以及更多。TINA 具有广泛的后处理功能，允许您按照希望的方式设置结果的格式。虚拟仪器允许您选择输入波形、探针电路节点电压和波形。TINA 的原理图捕获非常直观 - 真正的“快速入门”。
TINA-TI 安装需要大约 500MB。直接安装，如果想卸载也很容易。我们相信您肯定会爱不释手。
TINA-TI 安装需要大约 500MB。直接安装，如果想卸载也很容易。我们相信您肯定会爱不释手。
TINA 是德州仪器 (TI) 专有的 DesignSoft 产品。该免费版本具有完整的功能，但不支持完整版 TINA 所提供的某些其他功能。
如需获取可用 TINA-TI 模型的完整列表，请参阅：SpiceRack - 完整列表
需要 HSpice (...)
参考设计
TIDA-01378 — 适用于上行 DOCSIS 3.1 应用的宽带接收器参考设计
此参考设计包括用于宽带接收器应用的模拟前端 (AFE) 信号链，其中使用 LMH2832 数字控制可变增益放大器 (DVGA) 和 ADS54J40 模数转换器 (ADC)。此设计主要针对适用于电缆调制解调器终端系统 (CMTS) 的上游 DOCSIS 3.1 接收器应用，并支持高达 196 MHz 的上游信号带宽。该电路满足了 DOCSIS 3.1 标准的滤波和模拟信号处理要求，使得系统设计人员更容易将设计立即整合在上游信号路径的 CMTS 侧。
参考设计
TIDA-01037 — 最大程度提升 SNR 和采样速率的 20 位、1MSPS 隔离器优化型数据采集参考设计
TIDA-01037 是一款 20 位、1MSPS 隔离式模拟输入数据采集参考设计，使用两种不同隔离器器件，以最大限度地提高信号链 SNR 和采样率性能。对于需要低抖动的信号（例如 ADC 采样时钟），可使用 TI 的 ISO73xx 系列低抖动器件；而 TI 的高速 ISO78xx 系列器件则用于最大限度地提高数据采样率。通过结合这两种隔离器解决方案，可跨隔离边界最大限度地降低采样时钟抖动，使高频性能得到显著提高，并且可利用最大限度提高隔离器信号传输速率的方式提高数据吞吐量。通过使用 TI 的高级 ADC multiSPITM (...)
参考设计
TIDA-00732 — 实现最高 SNR 和采样速率的 18 位、2MSPS 隔离式数据采集参考设计
该“可实现最大 SNR 和采样率的 18 位 2Msps 隔离式数据采集参考设计”演示了如何应对隔离式数据采集系统设计中的典型性能限制挑战：
- 通过将数字隔离器引入的传播延迟降至最低，使采样率达到最大
- 通过有效地减轻数字隔离器引入的 ADC 采样时钟抖动，使高频交流信号链性能 (SNR) 达到最大
参考设计
TIDA-00823 — 具有交流和直流耦合型固定增益放大器的 16 位 1GSPS 数字转换器参考设计
该参考设计讨论了超宽带、固定增益高速放大器 LMH3401 的使用和性能，该放大器可驱动高速模数转换器 (ADC) ADS54J60 器件。该参考设计讨论并测量了共模电压、电源和接口的不同选项（包括交流耦合和直流耦合），旨在满足各种应用的要求。
参考设计
TIDA-00822 — 具有交流和直流耦合型可变增益放大器的 16 位 1GSPS 数字转换器参考设计
数字可变增益高速放大器 LMH6401 可驱动高速模数转换器 (ADC) ADS54J60 器件，此参考设计讨论了其使用和性能。此参考设计讨论并测量了共模电压、电源和接口的不同选项（包括交流耦合和直流耦合），旨在满足各种应用的要求。
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| UQFN (RSE) | 10 | Ultra Librarian |
订购和质量
包含信息：
- RoHS
- REACH
- 器件标识
- 引脚镀层/焊球材料
- MSL 等级/回流焊峰值温度
- MTBF/时基故障估算
- 材料成分
- 鉴定摘要
- 持续可靠性监测
包含信息：
- 制造厂地点
- 封装厂地点
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。