主页 时钟和计时 时钟缓冲器
主页
时钟和计时
时钟缓冲器

CDCLVP1204

正在供货

低抖动双输入可选 1:4 通用转 LVPECL 缓冲器

立即订购
数据表

CDCLVP1204

正在供货
数据表 立即订购

产品详情

Function Differential Additive RMS jitter (typ) (fs) 57 Output frequency (max) (MHz) 2000 Number of outputs 4 Output supply voltage (V) 2.5, 3.3 Core supply voltage (V) 2.5, 3.3 Output skew (ps) 15 Features 2:4 fanout Operating temperature range (°C) -40 to 85 Rating Catalog Output type LVPECL Input type LVCMOS, LVDS, LVPECL
Function Differential Additive RMS jitter (typ) (fs) 57 Output frequency (max) (MHz) 2000 Number of outputs 4 Output supply voltage (V) 2.5, 3.3 Core supply voltage (V) 2.5, 3.3 Output skew (ps) 15 Features 2:4 fanout Operating temperature range (°C) -40 to 85 Rating Catalog Output type LVPECL Input type LVCMOS, LVDS, LVPECL
VQFN (RGT) 16 9 mm² 3 x 3
  • 2:4 Differential Buffer
  • Selectable Clock Inputs Through Control Terminal
  • Universal Inputs Accept LVPECL, LVDS, and
    LVCMOS/LVTTL
  • Four LVPECL Outputs
  • Maximum Clock Frequency: 2 GHz
  • Maximum Core Current Consumption: 45 mA
  • Very Low Additive Jitter: <100 fs, RMS in 10-kHz
    to 20-MHz Offset Range:
    • 57 fs, RMS (typical) at 122.88 MHz
    • 48 fs, RMS (typical) at 156.25 MHz
    • 30 fs, RMS (typical) at 312.5 MHz
  • 2.375-V to 3.6-V Device Power Supply
  • Maximum Propagation Delay: 450 ps
  • Maximum Output Skew: 15 ps
  • LVPECL Reference Voltage, VAC_REF, Available
    for Capacitive-Coupled Inputs
  • Industrial Temperature Range: –40°C to +85°C
  • Supports 105°C PCB Temperature (Measured at
    Thermal Pad)
  • ESD Protection Exceeds 2 kV (HBM)
  • 2:4 Differential Buffer
  • Selectable Clock Inputs Through Control Terminal
  • Universal Inputs Accept LVPECL, LVDS, and
    LVCMOS/LVTTL
  • Four LVPECL Outputs
  • Maximum Clock Frequency: 2 GHz
  • Maximum Core Current Consumption: 45 mA
  • Very Low Additive Jitter: <100 fs, RMS in 10-kHz
    to 20-MHz Offset Range:
    • 57 fs, RMS (typical) at 122.88 MHz
    • 48 fs, RMS (typical) at 156.25 MHz
    • 30 fs, RMS (typical) at 312.5 MHz
  • 2.375-V to 3.6-V Device Power Supply
  • Maximum Propagation Delay: 450 ps
  • Maximum Output Skew: 15 ps
  • LVPECL Reference Voltage, VAC_REF, Available
    for Capacitive-Coupled Inputs
  • Industrial Temperature Range: –40°C to +85°C
  • Supports 105°C PCB Temperature (Measured at
    Thermal Pad)
  • ESD Protection Exceeds 2 kV (HBM)

The CDCLVP1204 is a highly versatile, low additive jitter buffer that can generate four copies of LVPECL clock outputs from one of two selectable LVPECL, LVDS, or LVCMOS inputs for a variety of communication applications. It has a maximum clock frequency up to 2 GHz. The CDCLVP1204 features an on-chip multiplexer (MUX) for selecting one of two inputs that can be easily configured solely through a control terminal. The overall additive jitter performance is less than 0.1 ps, RMS from 10 kHz to 20 MHz, and overall output skew is as low as 15 ps, making the device a perfect choice for use in demanding applications.

The CDCLVP1204 clock buffer distributes one of two selectable clock inputs (IN0, IN1) to four pairs of differential LVPECL clock outputs (OUT0, OUT3) with minimum skew for clock distribution. The CDCLVP1204 can accept two clock sources into an input multiplexer. The inputs can be LVPECL, LVDS, or LVCMOS/LVTTL.

The CDCLVP1204 is specifically designed for driving 50-Ω transmission lines. When driving the inputs in single-ended mode, the LVPECL bias voltage (VAC_REF) must be applied to the unused negative input terminal. However, for high-speed performance up to 2 GHz, differential mode is strongly recommended.

The CDCLVP1204 is characterized for operation from –40°C to +85°C.

The CDCLVP1204 is a highly versatile, low additive jitter buffer that can generate four copies of LVPECL clock outputs from one of two selectable LVPECL, LVDS, or LVCMOS inputs for a variety of communication applications. It has a maximum clock frequency up to 2 GHz. The CDCLVP1204 features an on-chip multiplexer (MUX) for selecting one of two inputs that can be easily configured solely through a control terminal. The overall additive jitter performance is less than 0.1 ps, RMS from 10 kHz to 20 MHz, and overall output skew is as low as 15 ps, making the device a perfect choice for use in demanding applications.

The CDCLVP1204 clock buffer distributes one of two selectable clock inputs (IN0, IN1) to four pairs of differential LVPECL clock outputs (OUT0, OUT3) with minimum skew for clock distribution. The CDCLVP1204 can accept two clock sources into an input multiplexer. The inputs can be LVPECL, LVDS, or LVCMOS/LVTTL.

The CDCLVP1204 is specifically designed for driving 50-Ω transmission lines. When driving the inputs in single-ended mode, the LVPECL bias voltage (VAC_REF) must be applied to the unused negative input terminal. However, for high-speed performance up to 2 GHz, differential mode is strongly recommended.

The CDCLVP1204 is characterized for operation from –40°C to +85°C.
filter 查找其他 时钟缓冲器
下载 观看带字幕的视频 视频

您可能感兴趣的相似产品

open-in-new 比较替代产品
功能与比较器件相似
LMK00304 正在供货 具有 4 个可配置输出的 3.1GHz 差动时钟缓冲器/电平转换器 Ultra low additive jitter,1:4 Universal Differential Buffer that can support LVPECL

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 2
类型 标题 下载最新的英语版本 日期
* 数据表 CDCLVP1204 Four LVPECL Output, High-Performance Clock Buffer 数据表 (Rev. F) PDF | HTML 2015年 9月 3日
用户指南 CDCLVP1204 User's Guide 2009年 7月 9日

设计和开发

如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。

评估板

CDCLVP1204EVM — CDCLVP1204 评估模块

CDCLVP1204 是一款高性能、低附加相位噪声时钟缓冲器。它具有两个通用输入缓冲器，支持单端或差动时钟输入，可通过控制引脚进行选择。该器件还具有片上偏压发生器，它可以为器件输入提供 LVPECL 共模电压。此评估模块 (EVM) 旨在演示 CDCLVP1204 的电性能。这个完全组装且经过工厂测试的评估板允许对 CDCLVP1204 的所有功能进行全面验证。为达到最佳性能，该评估板配备有 50Ω SMA 连接器和受控良好的 50Ω 阻抗微带传输线。

用户指南: PDF
TI.com 上无现货
仿真模型

CDCLVP1204RGT HSpice Model

SLAM142.ZIP (116 KB) - HSpice Model
下载
仿真模型

CDCLVPxxxx IBIS Model (Rev. B)

SLLM056B.ZIP (40 KB) - IBIS Model
下载
设计工具

CLOCK-TREE-ARCHITECT — 时钟树架构编程软件

时钟树架构是一款时钟树综合工具，可根据您的系统要求生成时钟树解决方案，从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据，然后生成系统级多芯片时钟解决方案。
立即设计
设计工具

PLLATINUMSIM-SW — PLLatinum Sim Tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

支持的产品和硬件

支持的产品和硬件

产品
时钟缓冲器
CDCDB2000 — 符合 DB2000QL 标准、适用于第 1 代到第 5 代 PCIe® 的 20 路输出时钟缓冲器 CDCDB400 — 适用于 PCIe® 第 1 代到第 6 代 4 路输出时钟缓冲器 CDCDB800 — 适用于 PCIe® 第 1 代到第 6 代 8 路输出时钟缓冲器 CDCDB803 — 用于 PCIe® 第 1 代至第 6 代的 8 输出时钟缓冲器，具有可选的 SMBus 地址 CDCLVC1102 — 低抖动 1:2 LVCMOS 扇出时钟缓冲器 CDCLVC1103 — 低抖动 1:3 LVCMOS 扇出时钟缓冲器 CDCLVC1104 — 低抖动 1:4 LVCMOS 扇出时钟缓冲器 CDCLVC1106 — 低抖动 1:6 LVCMOS 扇出时钟缓冲器 CDCLVC1108 — 低抖动 1:8 LVCMOS 扇出时钟缓冲器 CDCLVC1110 — 低抖动 1:10 LVCMOS 扇出时钟缓冲器 CDCLVC1112 — 低抖动 1:12 LVCMOS 扇出时钟缓冲器 CDCLVC1310 — 通用输入、10 输出低阻抗 LVCMOS 缓冲器 CDCLVD110 — 具有最小时钟分配偏移且频率高达 900MHz 的 1:10 LVDS 时钟缓冲器 CDCLVD110A — 通过超小偏斜实现时钟分配且频率高达 1100MHz 的 1:10 LVDS 时钟缓冲器 CDCLVD1204 — 低抖动 2 路输入可选 1:4 通用至 LVDS 缓冲器 CDCLVD1208 — 低抖动 2 路输入可选 1:8 通用至 LVDS 缓冲器 CDCLVD1212 — 低抖动 2 路输入可选 1:12 通用至 LVDS 缓冲器 CDCLVD1213 — 具有可选输出分频器的低抖动 1:4 通用至 LVDS 缓冲器 CDCLVD1216 — 低抖动 2 路输入可选 1:16 通用至 LVDS 缓冲器 CDCLVD2102 — 低抖动双通道 1:2 通用至 LVDS 缓冲器 CDCLVD2104 — 低抖动双通道 1:4 通用至 LVDS 缓冲器 CDCLVD2106 — 低抖动双通道 1:6 通用至 LVDS 缓冲器 CDCLVD2108 — 低抖动双通道 1:8 通用至 LVDS 缓冲器 CDCLVP110 — 1:10 LVPECL/HSTL 至 LVPECL 时钟驱动器 CDCLVP1102 — 低抖动 1:2 通用至 LVPECL 缓冲器 CDCLVP111 — 具有可选输入的 1:10 LVPECL 缓冲器 CDCLVP111-EP — 具有可选输入的 HiRel、1:10 LVPECL 缓冲器 CDCLVP111-SP — 具有可选输入时钟驱动器的 1:10 高速时钟缓冲器 CDCLVP1204 — 低抖动双输入可选 1:4 通用转 LVPECL 缓冲器 CDCLVP1208 — 低抖动 2 路输入可选 1:8 通用至 LVPECL 缓冲器 CDCLVP1212 — 低抖动 2 路输入可选 1:12 通用至 LVPECL 缓冲器 CDCLVP1216 — 低抖动 2 路输入可选 1:16 通用至 LVPECL 缓冲器 CDCLVP2102 — 低抖动双通道 1:2 通用至 LVPECL 缓冲器 CDCLVP2104 — 低抖动双通道 1:4 通用至 LVPECL 缓冲器 CDCLVP2106 — 低抖动双通道 1:6 通用至 LVPECL 缓冲器 CDCLVP2108 — 低抖动双通道 1:8 通用至 LVPECL 缓冲器 CDCLVP215 — 双通道 1:5 高速 LVPECL 扇出缓冲器 LMK00301 — 3-GHz 10 路输出差动扇出缓冲器/电平转换器 LMK00304 — 具有 4 个可配置输出的 3.1GHz 差动时钟缓冲器/电平转换器 LMK00306 — 具有 6 个可配置输出的 3.1GHz 差动时钟缓冲器/电平转换器 LMK00308 — 具有 8 个可配置输出的 3.1GHz 差动时钟缓冲器/电平转换器 LMK00334 — 4 路输出 PCIe® 第 1 代/第 2 代/第 3 代/第 4 代/第 5 代时钟缓冲器和电平转换器 LMK00334-Q1 — 汽车类 4 路输出 PCIe® 第 1 代/第 2 代/第 3 代/第 4 代/第 5 代时钟缓冲器和电平转换器 LMK00338 — 8 路输出 PCIe® 第 1 代/第 2 代/第 3 代/第 4 代/第 5 代时钟缓冲器和电平转换器 LMK1C1102 — 2 通道输出 LVCMOS 1.8V 缓冲器 LMK1C1103 — 3 通道输出 LVCMOS 1.8V 缓冲器 LMK1C1104 — 4 通道输出 LVCMOS 1.8V 缓冲器 LMK1C1106 — 6 通道输出 LVCMOS 1.8V 缓冲器 LMK1C1108 — 8 通道输出 LVCMOS 1.8V 缓冲器 LMK1D1204 — 4 通道输出 LVDS 1.8V 缓冲器 LMK1D1204P — 带引脚控制的 4 通道输出 LVDS 1.8V、2.5V 和 3.3V 缓冲器 LMK1D1208 — 8 通道输出 LVDS 1.8V、2.5V 和 3.3V 缓冲器 LMK1D1208I — 具有 I²C 的 8 通道输出 1.8V、2.5V 和 3.3V LVDS 缓冲器 LMK1D1208P — 带引脚控制的 8 通道输出 1.8V、2.5V 和 3.3V LVDS 缓冲器 LMK1D1212 — 12 通道输出 1.8V、2.5V 和 3.3V LVDS 缓冲器 LMK1D1216 — 16 通道输出 1.8V、2.5V 和 3.3V LVDS 缓冲器 LMK1D2102 — 双组 2 通道输出 LVDS 1.8V、2.5V 和 3.3V 缓冲器 LMK1D2102L — 低附加抖动 LVDS 缓冲器 LMK1D2104 — 双组 4 通道输出 1.8V、2.5V 和 3.3V LVDS 缓冲器 LMK1D2106 — 双组 6 通道输出 1.8V、2.5V 和 3.3V LVDS 缓冲器 LMK1D2108 — 双组 8 通道输出 1.8V、2.5V 和 3.3V LVDS 缓冲器
时钟发生器
LMK03318 — 具有单个 PLL 的超低抖动时钟发生器系列 LMK03328 — 具有两个独立 PLL 的超低抖动时钟发生器系列 LMK03806 — 具有 14 路输出的超低抖动时钟发生器
时钟抖动清除器
LMK04208 — 具有 6 个可编程输出的超低噪声时钟抖动消除器 LMK04368-EP — 增强型产品超低噪声 3.2GHz JESD204C 抖动清除器 LMK04714-Q1 — 符合 JESD204B 和 JESD204C 标准的汽车类超低噪声 3.2GHz 双环路时钟抖动清除器 LMK04803 — 具有双级联 PLL 和集成式 1.9GHz VCO 的低噪声时钟抖动消除器 LMK04805 — 具有双级联 PLL 和集成式 2.2GHz VCO 的低噪声时钟抖动消除器 LMK04806 — 具有双级联 PLL 和集成式 2.5GHz VCO 的低噪声时钟抖动消除器 LMK04808 — 具有双环路 PLL 和集成式 2.9GHz VCO 的低噪声时钟抖动消除器 LMK04816 — 具有双环 PLL 的三输入低噪声时钟抖动消除器 LMK04821 — 支持 JESD204B 的超低抖动合成器和抖动消除器 LMK04826 — 具有集成式 1840 至 1970MHz VCO0 且符合 JESD204B 标准的超低噪声时钟抖动消除器 LMK04828 — 具有集成式 2370 至 2630MHz VCO0 且符合 JESD204B 标准的超低噪声时钟抖动消除器 LMK04828-EP — 温度范围为 -55°C 至 105°C 且符合 JESD204B 标准的超低噪声时钟抖动消除器 LMK04832 — 具有双环路且符合 JESD204B 标准的超低噪声 3.2GHz、15 路输出时钟抖动清除器 LMK04832-SEP — 耐辐射且符合 JESD204C 标准的 30krad 超低噪声 3.2GHz、15 路输出时钟抖动清除器 LMK04832-SP — 耐辐射加固保障 (RHA)、超低噪声、3.2GHz、15 路输出时钟抖动清除器 LMK04906 — 带 6 路可编程输出的超低噪声时钟抖动消除器/倍频器
时钟网络同步器
LMK05028 — 低抖动双通道网络同步器时钟 LMK05318 — 采用 BAW 技术的超低抖动、单通道网络同步器时钟 LMK05318B — 采用 BAW 技术的超低抖动、单通道网络同步器时钟 LMK05318B-Q1 — 汽车级超低抖动网络同步器和时钟发生器 LMK5B33216 — 具有集成式 2.5GHz 体声波 VCO、16 路输出、三个 DPLL 和 APLL 的网络同步器 LMK5B33414 — 具有集成式 2.5GHz 体声波 VCO 的 14 路输出、三个 DPLL 和 APLL 网络同步器 LMK5C33216 — 适用于通过 BAW 进行无线通信且采用 JESD204B 的超低抖动时钟同步器 LMK5C33216A — 具有 JESD204B/C 和 BAW VCO 的三 DPLL、三 APLL、两输入和 16 输出网络同步器
射频 PLL 与合成器
LMX1204 — 支持 JESD204B/C SYSREF 和相位同步的 12.8GHz 射频缓冲器、乘法器和分频器 LMX1214 — 具有辅助时钟的 1:5 18GHz 射频缓冲器和分频器 LMX1906-SP — 具有 SYSREF 和 FPGA 时钟的耐辐射加固保障 (RHA) 15GHz 缓冲器、倍频器和分频器 LMX2430 — 用于射频个人通信的 3.0GHz/0.8GHz PLLatinum 双路高频合成器 LMX2433 — 用于射频个人通信的 3.6GHz/1.7GHz PLLatinum 双路高频合成器 LMX2434 — 用于射频个人通信的 5.0GHz/2.5GHz PLLatinum 低功耗双路频率合成器 LMX2470 — 具有 800MHz 整数 N PLL 的 2.6GHz Δ-Σ 分数 N PLL LMX2485 — 用于射频个人通信的 500MHz 至 3GHz Δ-Σ 低功耗双路 PLL LMX2485E — 用于射频个人通信的 50MHz 至 3GHz Δ-Σ 低功耗双通道 PLL LMX2485Q-Q1 — 500MHz 至 3GHz 汽车类 Δ-Σ 低功耗双通道 PLL LMX2486 — 用于射频个人通信的 1GHz 至 4.5GHz Δ-Σ 低功耗双路 PLL LMX2487 — 具有 3.0GHz 整数 PLL 的 1 至 6GHz Δ-Σ 低功耗双路 PLLatinum 频率合成器 LMX2487E — 用于射频个人通信的 3GHz 至 7.5GHz Δ-Σ 低功耗双路 PLL LMX2491 — 具有斜坡/线性调频脉冲生成功能的 6.4GHz 低噪声分数 N PLL LMX2492 — 具有斜坡/线性调频脉冲生成功能的 500MHz 至 14GHz 宽带、低噪声分数 N PLL LMX2492-Q1 — 具有斜坡/线性调频脉冲生成功能的汽车级 500MHz 至 14GHz 宽带、低噪声分数 N PLL LMX2531 — 具有集成 VCO 的高性能频率合成器系统 LMX2541 — 具有集成 VCO 的超低噪声 PLLatinum 频率合成器 LMX2571 — 具有移频键控 (FSK) 调制功能的 1.34GHz、低功耗、极端温度 RF 合成器 LMX2571-EP — 具有 FSK 调制功能的增强型 1.34GHz、低功耗、极端温度 RF 合成器 LMX2572 — 6.4GHz 低功耗宽带射频合成器 LMX2572LP — 采用 FSK 调制的 2GHz 低功耗宽带射频合成器 LMX2581 — 具有集成 VCO 的 3.76GHz 宽带频率合成器 LMX2581E — 具有集成 VCO 的 3.8GHz 宽带频率合成器 LMX2582 — 5.5GHz 高性能、宽带 PLLatinum 射频合成器 LMX2592 — 具有集成 VCO 的 9.8GHz 宽带频率合成器 LMX2594 — 具有相位同步功能且支持 JESD204B 的 15GHz 宽带 PLLatinum™ 射频合成器 LMX2595 — 具有相位同步功能且支持 JESD204B 的 20GHz 宽带射频合成器 LMX2615-SP — 具有相位同步功能和 JESD204B 支持的航空级 40MHz 至 15GHz 宽带合成器 LMX2694-EP — 具有相位同步功能的增强型产品 15GHz 射频合成器 TRF3765 — 具有集成式 VCO 和最多 8 个输出的 300M-4800MHz 低噪声整数 N/分数 N PLL
IQ 解调器
LMX8410L — 带集成式合成器的高性能混合器
硬件开发
评估板
LMK04832EVM — 适用于 LMK04832 符合 JESD204B 标准的超低噪声 3.2GHz、15 路输出时钟抖动清除器的评估模块 LMX2571EPEVM — LMX2571-EP 1.34GHz 低功耗极端温度 RF 合成器评估模块 LMX2594PSEVM — LMX2594 具有多器件相位同步的 15GHz 射频合成器评估模块 XMICR-3P-LMX2492 — LMX2492 X-MWblock 评估模块 XMICR-3P-LMX2572 — LMX2572 X-MWblock 评估模块 XMICR-3P-LMX2592 — LMX2592 X-MWblock 评估模块 XMICR-3P-LMX2594 — LMX2594 X-MWblock 评估模块 XMICR-3P-LMX2595 — LMX2595 X-MWblock 评估模块
软件
应用软件和框架
TICSPRO-SW — 德州仪器 (TI) 时钟和合成器 (TICS) 专业软件
IDE、配置、编译器或调试器
CODELOADER — CodeLoader 器件寄存器编程
支持软件
LMX9830-SW — LMX9830 应用手册、软件和工具 LMX9838-SW — LMX9838 应用手册、软件和工具
下载选项
模拟工具

PSPICE-FOR-TI — 适用于 TI 设计和模拟工具的 PSpice®

PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用，包括业内超大的模型库之一，涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。

在 PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)
发送申请
参考设计

TIDA-00352 — SDI 视频聚合参考设计

这款经过验证的参考设计是一个完整的四通道 SDI 聚合与解聚解决方案。使用一个 TLK10022 将四个同步 HD-SDI 源聚合到一条 5.94 Gbps 串行链路中。串行数据经由铜缆或光缆传输；使用另一个 TLK10022 来解聚并无缝重现原始视频内容。
测试报告: PDF
原理图: PDF
参考设计

TIDA-00309 — DisplayPort 视频 4:1 聚合参考设计

这款经过验证的参考设计是一个完整的四通道 DisplayPort 聚合与解聚解决方案。其中使用一个 TLK10022 将四个同步 DisplayPort (DP) 源一起聚合到一条 10.8 Gbps 串行链路中。串行数据经由铜缆或光缆传输，其中使用另一个 TLK10022 来解聚并无缝重现原始视频内容。
测试报告: PDF
原理图: PDF
参考设计

TIDA-00269 — 千兆以太网链路聚合器参考设计

千兆位以太网链路聚合器参考设计采用了 TLK10081 器件，这是一种多速率链路聚合器，用于高速双向点对点数据传输系统，可将低速串行链路多路复用为高速串行链路，从而降低物理链路的数目。此参考设计帮助客户降低需要在应用中实施和管理的串行链路的数目。TLK10081 让客户可以聚合与解聚多个串行链路 - 所有类型的串行链路，包括原始数据类型。此外，还采用 CDCM6208 器件，该器件可以向没有极低抖动时钟输入（或不符合系统的抖动要求）的客户系统中的 TLK10081 提供该时钟输入。通道 A 的高速信号已经被路由到 SFP+ 模块，以便在实施光缆配置的系统中轻松评估。通道 B (...)
测试报告: PDF
原理图: PDF
参考设计

TIDA-00234 — 用于具有两个或更多 SFP+ 光纤端口的系统的双通道 XAUI 转 SFI 参考设计

TIDA-00234 XAUI 至 SFI 参考设计适用于企业和服务提供商网络应用，如实现多个 10G 以太网兼容光学 (SFP+) 端口的以太网交换机和路由器等。该参考设计采用 TLK10232 器件，该器件是最紧凑型双通道 XAUI 至 SFI 收发器，在同类产品中具有最低的功耗。此参考设计允许访问由 TLK10232（通过 SMA 连接器）或 SFP+ 模块（通过 SFP+ 光学模块仓）生成的高速信号（高达 10Gbps）。此外，还采用 CDCM6208 器件，该器件可以向没有极低抖动时钟输入（或不符合系统的抖动要求）的客户系统中的 TLK10232 提供该时钟输入。
测试报告: PDF
原理图: PDF
封装 引脚 CAD 符号、封装和 3D 模型
VQFN (RGT) 16 Ultra Librarian
应遵守 TI 评估类商品的标准条款与条件。

订购和质量

包含信息：
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息：
  • 制造厂地点
  • 封装厂地点

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持和培训

视频