CD4049UB
- CD4049UB 反相
- CD4050B 同相
- 用于驱动 2 个 TTL 负载的高灌电流
- 高电平至低电平逻辑转换
- 在 20V 静态电流下经过 100% 测试
- 在全封装温度范围内,18V 时的最大输入电流为 1µA;18V 和 25°C 时为 100nA
- 5V、10V 和 15V 参数额定值
CD4049UB 和 CD4050B 器件为反相和同相六路缓冲器,仅使用一个电源电压 (VCC) 即可实现逻辑电平转换。使用这些器件进行逻辑电平转换时,输入信号高电平 (VIH) 可以超过 VCC 电源电压用于逻辑电平转换。这些器件可用作 CMOS 至 DTL 或 TTL 转换器,并可直接驱动两个 DTL 或 TTL 负载。(VCC = 5V、 VOL ≤ 0.4V 且 IOL ≥ 3.3mA。)
您可能感兴趣的相似产品
功能优于所比较器件的普遍直接替代产品
技术文档
未找到结果。请清除搜索并重试。
查看全部 8 类型 | 标题 | 下载最新的英语版本 | 日期 | |||
---|---|---|---|---|---|---|
* | 数据表 | CD4049UB 和 CD4050B CMOS 六路反相缓冲器和转换器 数据表 (Rev. K) | PDF | HTML | 英语版 (Rev.K) | PDF | HTML | 2023年 2月 16日 |
选择指南 | Logic Guide (Rev. AB) | 2017年 6月 12日 | ||||
应用手册 | Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) | 2015年 12月 2日 | ||||
选择指南 | 逻辑器件指南 2014 (Rev. AA) | 最新英语版本 (Rev.AB) | 2014年 11月 17日 | |||
用户指南 | LOGIC Pocket Data Book (Rev. B) | 2007年 1月 16日 | ||||
应用手册 | Semiconductor Packing Material Electrostatic Discharge (ESD) Protection | 2004年 7月 8日 | ||||
用户指南 | Signal Switch Data Book (Rev. A) | 2003年 11月 14日 | ||||
应用手册 | Understanding Buffered and Unbuffered CD4xxxB Series Device Characteristics | 2001年 12月 3日 |
设计和开发
如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。
评估板
14-24-LOGIC-EVM — 采用 14 引脚至 24 引脚 D、DB、DGV、DW、DYY、NS 和 PW 封装的逻辑产品通用评估模块
14-24-LOGIC-EVM 评估模块 (EVM) 旨在支持采用 14 引脚至 24 引脚 D、DW、DB、NS、PW、DYY 或 DGV 封装的任何逻辑器件。
参考设计
TIDA-00462 — 超声波测距 BoosterPack 参考设计
TIDA-00462 超声波距离测量参考设计可以测量长达 99 英寸的距离,且精度可达 ±1.5 英寸。此设计考虑周到,可帮助您先人一步将我们的业界超低功耗 MCU、模拟信号调节和电源管理技术集成到终端设备。 此设计描述了低成本距离测量系统的工作原理和基本设计过程,此系统基于超声波并采用 MSP430 超低功耗微控制器。此外,此设计还包含组件选择、设计原理和测试结果,并提供所有相关的设计文件,如原理图、BOM、层图、Altium 文件、Gerbers 和 MSP430 MCU 固件。
封装 | 引脚 | CAD 符号、封装和 3D 模型 |
---|---|---|
PDIP (N) | 16 | Ultra Librarian |
SOIC (D) | 16 | Ultra Librarian |
SOIC (DW) | 16 | Ultra Librarian |
SOP (NS) | 16 | Ultra Librarian |
TSSOP (PW) | 16 | Ultra Librarian |
订购和质量
包含信息:
- RoHS
- REACH
- 器件标识
- 引脚镀层/焊球材料
- MSL 等级/回流焊峰值温度
- MTBF/时基故障估算
- 材料成分
- 鉴定摘要
- 持续可靠性监测
包含信息:
- 制造厂地点
- 封装厂地点