ISO7840
- 信号传输速率:高达 100Mbps
- 宽电源电压范围:2.25V 至 5.5V
- 2.25V 至 5.5V 电平转换
- 宽温度范围:–55°C 至 +125°C
- 低功耗:电流典型值为 1.7mA/通道(1Mbps 时)
- 低传播延迟:典型值为 11ns
(5V 电源供电时) - 行业领先的 CMTI(最小值):±100 kV/µs
- 优异的电磁兼容性 (EMC)
- 系统级静电放电 (ESD)、瞬态放电 (EFT) 以及抗浪涌保护
- 低辐射
- 隔离层寿命:40 年以上
- 宽体 SOIC-16 封装和超宽体 SOIC-16 封装选项
- 安全及管理批准:中的“安全及管理批准”列表中的“安全及管理批准”列表
- 8000 VPK 增强型隔离,符合 DIN V VDE V 0884-10 (VDE V 0884-10):2006-12
- 符合 UL 1577 标准且长达 1 分钟的 5.7kVRMS 隔离
- CSA 组件验收通知 5A,IEC 60950-1 和 IEC 60601-1 终端设备标准
- 符合 GB4943.1-2011 标准的 CQC 认证
- 符合 EN 61010-1 和 EN 60950-1 标准的 TUV 认证
- 完成了所有 DW 封装认证;完成了符合 UL、VDE、TUV 标准的 DWW 封装认证并且已针对 CSA 和 CQC 进行了规划
ISO7840x 器件是一款高性能四通道数字隔离器,隔离电压为 8000VPK。该器件已通过符合 VDE、CSA、CQC 和 TUV 标准的增强型隔离认证。在隔离互补金属氧化物半导体 (CMOS) 或者低电压互补金属氧化物半导体 (LVCMOS) 数字 I/O 时,该隔离器可提供高电磁抗扰度和低辐射,同时具备低功耗特性。每个隔离通道都有一个由二氧化硅 (SiO2) 绝缘隔栅分开的逻辑输入和输出缓冲器。
该器件配有使能引脚,可用于将多个主驱动应用中的相应输出置于 高阻抗状态, 也可用于降低功耗。ISO7840 器件具有 4 个正向通道和 0 个反向通道。如果出现输入功率或信号丢失,ISO7840 器件默认输出高电平,ISO7840F 器件默认输出低电平。有关更多详细信息,请参阅 Device Functional Modes器件功能模式部分。
与隔离式电源结合使用时,该器件有助于防止数据总线或者其他电路中的噪声电流进入本地接地,进而干扰或损坏敏感电路。凭借创新的芯片设计和布线技术,ISO7840 器件的电磁兼容性得到了显著增强,可确保提供系统级 ESD、EFT 和浪涌保护并符合辐射标准。
ISO7840 器件采用 16 引脚 SOIC 宽体 (DW) 和超宽体 (DWW) 封装。
技术文档
设计和开发
如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。
DIGI-ISO-EVM — 通用数字隔离器评估模块
DIGI-ISO-EVM 是一个评估模块 (EVM),用于评估 TI 采用以下五种不同封装的任何单通道、双通道、三通道、四通道或六通道数字隔离器器件:8 引脚窄体 SOIC (D)、8 引脚宽体 SOIC (DWV)、16 引脚宽体 SOIC (DW)、16 引脚超宽体 SOIC (DWW) 和 16 引脚 QSOP (DBQ) 封装。此 EVM 具有足够的 Berg 引脚选项,支持使用超少的外部元件来评估相应器件。
ISO7842-EVM — 高抗干扰能力,5.7kVRMS 增强型四通道 2/2 数字隔离器评估模块
ISO7842 可提供符合 UL 标准的长达 1 分钟且高达 5700 VRMS 的电流隔离,以及符合 VDE 标准的 8000 VPK 的隔离。此器件具有四个隔离通道,并包含由二氧化硅 (SiO2) 绝缘隔栅隔离的逻辑输入和输出缓冲器。与隔离式电源一起使用时,此器件可防止数据总线或者其他电路上的噪声电流进入本地接地端并干扰或损坏敏感电路。
ISO7842-EVM 可帮助设计人员评估器件性能,支持快速开发并分析隔离式系统。该 EVM 支持评估任何位于 16 引脚 SOIC 封装中的 TI 四通道数字隔离器。
TIDA-01037 — 最大程度提升 SNR 和采样速率的 20 位、1MSPS 隔离器优化型数据采集参考设计
TIDA-01035 — 为最大程度提升 SNR 和采样速率而优化抖动的 20 位隔离式数据采集参考设计
- 通过有效地减轻 ADC 采样时钟跨隔离边界的抖动,显著改善高频交流信号链性能(SNR 和 THD)
- 通过消除数字隔离器引入的传播延迟或使其降至最低,使采样率达到最大
- 提供选项以评估使用和不使用抖动迁移技术和跳线时的性能
- 包括详细的定时分析,详细说明隔离器的附加抖动对数据吞吐量的影响
TIDA-00732 — 实现最高 SNR 和采样速率的 18 位、2MSPS 隔离式数据采集参考设计
- 通过将数字隔离器引入的传播延迟降至最低,使采样率达到最大
- 通过有效地减轻数字隔离器引入的 ADC 采样时钟抖动,使高频交流信号链性能 (SNR) 达到最大
封装 | 引脚 | CAD 符号、封装和 3D 模型 |
---|---|---|
SOIC (DW) | 16 | Ultra Librarian |
SOIC (DWW) | 16 | Ultra Librarian |
订购和质量
- RoHS
- REACH
- 器件标识
- 引脚镀层/焊球材料
- MSL 等级/回流焊峰值温度
- MTBF/时基故障估算
- 材料成分
- 鉴定摘要
- 持续可靠性监测
- 制造厂地点
- 封装厂地点
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。