

基于 CDCE72010 锁相环电路稳定性分析和仿真方法

Steven Shi

China Telecom Application Team

摘 要

本文主要介绍 CDCE72010 锁相环的工作原理和相关应用，重点讨论了在锁相环电路设计中关于稳定性的分析和判断准则。并结合例子，提供了一种采用通用仿真工具分析锁相环电路设计的稳定性问题，以解决 CDCE72010 锁相环电路稳定性的设计问题。

目 录

1	引言	2
2	锁相环稳定性分析	2
	2.1 CDCE72010 锁相环模块电路	2
	2.2 无源RC滤波	3
	2.3 环路稳定性判断依据	4
	2.4 CDCE72010 锁相环等效模型	4
3	CDCE72010 锁相环稳定性仿真方法	5
	3.1 Mathcad分析	6
	3.2 基于Spice模型仿真	7
4	结论	8
5	参考资料	8

图

1	CDCE72010 电路功能框图	3
2	无源 RC 滤波电路	3
3	典型的反馈控制系统	4
4	CDCE72010 锁相环 s 域等效线性模型	5
5	基于 Mathcad 仿真得到的 CDCE72010 环路开环波特图	6
6	等效电路拓补图	7
7	Spice 电路仿真得到的 CDCE72010 波特图	8

1 引言

CDCE72010 是 TI 公司推出的新一代可编程、超低抖动的频率合成器。其输入和输出接口设计极其灵活，能兼容几种通用的时钟电平，如 LVCMOS、LVPECL、LVDS 等，输入支持两对差分或单端电平，输出支持多达 10 对差分或 20 对单端电平，同时十对时钟输出的频率也可通过 SPI 接口独立地配置，而芯片内部的 EEPROM 模块能存储默认的参数设置，方便电路系统一上电就有正确的时钟输出，并可有效节省外部 CPU 或 FPGA 的资源。CDCE72010 同时作为一款抖动滤除器，本身附加抖动低于 50fs，结合外部环路滤波电路设计和压控振荡器的噪声性能，如采用 VCXO，输出时钟均值抖动性能可有效地保证在 200fs 左右（积分区间：12K-20MHz），因此可广泛地应用在对时钟抖动或相位噪声指标要求较高的场合，如无线基站的收发机、宽带网络的高速线路单元、测试设备和医学影像的信号处理等。

本文以无源 RC 滤波电路为例，就如何可靠、稳定地设计 CDCE72010 锁相环滤波电路进行较详细的分析、讨论，同时对此锁相环环路滤波器选型也做了明确了要求。报告提供了环路稳定性的判断依据和仿真方法，可进一步优化 CDCE72010 锁相环滤波电路参数选型。

2 锁相环稳定性分析

锁相环是一个相位闭环的负反馈控制系统，通常采用传递函数的形式来描述其环路特性。由于 CDCE72010 的输入/反馈分频是一个线性电路（ $1/M$ ， $1/N$ ），电荷泵输出的电流脉冲宽度与输入、输出相位差成正比（ $K_{pd} = I_{cp}/2\pi$ ），一般也可认为是个线性放大单元，而外部 VCXO/VCO 要完成输入电压和输出频率的线性转换（ K_v ），由于相位和频率是积分关系，因此可把 VCXO/VCO 当成一个近似的积分放大电路。下面分别介绍了 CDCE72010 锁相环电路模块、无源 RC 滤波电路的线性模型、环路稳定性的判断，以及 CDCE72010 锁相环稳定性分析等。

2.1 CDCE72010 锁相环电路

CDCE72010 锁相环模块如图 1 所示，包括输入和反馈分频、PFD 和电荷泵、片外环路滤波和片外压控振荡器 VCXO/VCO。由于采用外部高稳定度的 VCXO 振荡器，在环路对锁定时间没有特殊要求的场合，电路设计时一般要尽可能地降低 CDCE72010 环路带宽以获得较优的输出抖动性能。因此，CDCE72010 锁相环的环路带宽通常设置在几十 Hz 左右，同时环路滤波一般采用无源 RC，这就对环路参数设计提出很高地要求，不合理的滤波参数或直流增益往往导致环路无法锁定，或者锁定不稳定。




图1 CDCE72010 电路功能框图

2.2 无源RC滤波

环路滤波器是一个低通滤波器，其作用是滤除鉴相器输出误差电压中的高频成份，起到滤波平滑作用，以保证环路稳定、改善环路跟踪性能和噪声特性。

本文介绍的无源 RC 滤波电路如图 2 所示：电荷泵输出鉴相脉冲电流 I_{cp} 经 LF 转换为压控电压 V_{ctrl} 。其中，C1 主要作用为滤除鉴相毛刺，C2/R2 组成无源比例积分滤波环节，改善环路性能，R3/C3 为附加的低通滤波电路，进一步滤除各种毛刺干扰等。




图2 无源 RC 滤波电路

根据电路理论，易得其传递函数：

$$F(s) = \frac{V_{ctrl}(s)}{I_{cp}(s)} = \frac{1 + s \cdot R_2 \cdot C_2}{s \cdot \{s^2 \cdot C_1 \cdot R_2 \cdot C_2 \cdot R_3 \cdot C_3 + s \cdot [R_2 \cdot C_2 \cdot (C_1 + C_3) + R_3 \cdot C_3 \cdot (C_1 + C_2)] + (C_1 + C_2 + C_3)\}} \quad (1)$$

令： $A_0 = C_1 + C_2 + C_3$ ， $A_1 = R_2 \cdot C_2 \cdot (C_1 + C_3) + R_3 \cdot C_3 \cdot (C_1 + C_2)$ ， $A_2 = C_1 \cdot C_2 \cdot C_3 \cdot R_2 \cdot R_3$ ， 则传递函数 $F(s)$ 可简化为如下：

$$F(s) = \frac{Vctrl(s)}{Icp(s)} = \frac{1 + s \cdot R_2 C_2}{s \cdot (A_2 \cdot s^2 + A_1 \cdot s + A_0)} \text{-----}(2)$$

2.3 环路稳定性判断依据

锁相环作为一个闭环控制系统，必然存在稳定性问题，如阻尼系数 $\xi < 0$ 时，环路将变成振荡系统。如何判断一个环路是否稳定呢？从闭环传递函数来看，假若至少有一个闭环极点位于 s 平面的右半平面，那么环路就是不稳定的；从开环传递函数来看，若它的开环增益大于 1，同时开环相移又超过 π ，它就可能振荡起来，则系统是不稳定的。在实际锁相环电路设计中，常用开环波特图来断定环路的稳定性。如图 3 是一个典型的反馈控制系统，则闭环传递函数为：

$$H(s) = \frac{A}{1 + A\beta} \text{-----}(3)$$

开环传递函数：

$$G(s) = A \cdot \beta \text{-----}(4)$$

其中，A 为前向增益，B 为反馈系数。

则稳定性判断准则为：

$$|G(jw)| = 1 \Rightarrow |\Delta Phase[G(jw)]| < \pi \text{-----}(5)$$




图3 典型的反馈控制系统

实际环路设计中，可能有不同因素引起电路参数变化，如电路寄生参数引起附加相移，外加强干扰信号、元器件参数温度变化等等，一般要求有较大的“稳定裕量”以容忍外界条件变换对环路稳定的影响，导致系统振荡。相位裕量指开环增益降至 0dB 时，开环相移量与 π 的差值，工程经验通常要求环路相位裕量在 45° 以上，根据式子 (5)，则得相位裕量 PM 为：

$$PM = \pi - |\Delta Phase| \text{-----}(6)$$

2.4 CDCE72010 锁相环等效模型

锁相环锁定时，相位变化很小，此时通常把环路用一个线性模型来近似，s 域的环路线性模型如图 4 所示。其中， K_{pd} 、 K_v 、 N 等基本是确定的常数，环路滤波函数 $F(s)$ 由式子 (2) 确定。




图 4 CDCE72010 锁相环 s 域等效线性模型

根据式子 (3) 和式子 (4)，可以得到 CDCE72010 锁相环的闭环传递函数和开环传递函数分别如下式子 (7) 和式子 (8)：

$$H(s) = \frac{\theta_o(s)}{\theta_i(s)} = \frac{K_{PD} \cdot K_V \cdot F(s)}{s \cdot N + K_{PD} \cdot K_V \cdot F(s)} \quad (7)$$

$$G(s) = \frac{K_{PD} \cdot K_V \cdot F(s)}{s \cdot N} = \frac{K \cdot F(s)}{s} = K \cdot \frac{(1 + s \cdot T_2)}{s \cdot s \cdot A_0 \cdot (A_2 \cdot s^2 + A_1 \cdot s + A_0)} \quad (8)$$

其中， K_{PD} 是鉴相增益， K_V 是压控灵敏度， N 是反馈分频系数， $K = \frac{K_{PD} \cdot K_V}{N}$ 为环路增益。

采用图 2 所示的低通滤波，此时 CDCE72010 锁相环是一个四阶闭环控制系统（包括 4 个极点和 1 个零点），输入信号和反馈信号的最大相位差可达到 270 度，因此在锁相环系统设计时，必须注意环路稳定性的设计问题。同时该系统较为复杂，通常通过仿真等手段分析其环路稳定性。

3 CDCE72010 锁相环稳定性仿真方法

目前，环路稳定性的计算工具很多，CDCE72010 器件也附带有环路特性的性能仿真。本文扩展了环路稳定性的仿真技术，基于前面的分析，可用一些通用的仿真软件对 CDCE72010 稳定性进行仿真，可加深理解 CDCE72010 电路的稳定性设计问题。下面主要讨论几种常见的软件对 CDCE72010 的稳定性仿真分析方法，包括 Matlab、MathCad 和 Spice 等，在实际电路设计中能灵活地掌握 CDCE72010 的环路特性。

为了比较几种工具仿真结果的一致性，统一以下面的应用例子说明：

- 1) 输入频率 30.72MHz，输出频率 122.88MHz；

- 2) 外部 VCXO 频率为 122.88MHz，压控灵敏度为 200PPM/3.3V；
- 3) PFD 频率为 480KHz（即输入分频为 64，反馈总分频为 256），电荷泵电流为 1mA（CDCE72010 的电荷泵电流输出范围为 200uA 到 3mA，选择不同的输出电流值 Icp 可以得到不同的环路增益 K，由于该参数对锁相环环路相位响应没有影响，故本文不对此详述。）
- 4) 环路滤波电路如图 2 所示。

3.1 Mathcad分析

MathCad 是由 MathSoft 公司推出的一种交互式数值计算系统，广泛应用于工程研究。根据前面分析的式子（8），把电荷泵电流 Icp 和外部 VCO/VCXO 的压控指标输入，同时输入环路滤波电路的电阻、电容参数，利用下面的运行程序计算。

$$F(s) := \frac{(1 + s \cdot t2)}{s \cdot (A2 \cdot s \cdot s + A1 \cdot s + A0)}$$

$$\text{Open}(s) := Kd \cdot \frac{Kf}{s} \cdot \frac{F(s)}{N\text{Divide}}$$

$$\text{PhOpen}(s) := \arg(\text{Open}(s)) \cdot \frac{360}{2 \cdot \pi} \quad \text{DbOpen}(f) := 20 \cdot \log(|\text{Open}(s(f))|)$$

$$\text{PhMargin}(s) := \text{Open}(s) \cdot N\text{Divide}$$

$$W_0 := \text{root}(|\text{PhMargin}(s)| - N\text{Divide}, s) \quad W_0 = 188.323$$

$$F_0 := \frac{W_0}{2 \cdot 3.14} \quad F_0 = 29.988 \text{ Hz}$$

$$\text{PM} := \text{PhOpen}(W_0) + 180 \quad \text{PM} = 88.792 \text{ 度}$$

可以得到此时 CDCE72010 的环路带宽约为 30Hz，相位裕量 PM 为 88 度，环路稳定性良好，对应的开环波特图如图 5 所示。




图5 基于 Mathcad 仿真得到的 CDCE72010 环路开环波特图

此外，MachCAD 也可以仿真 CDCE72010 的瞬态响应特性，以及环路滤波电路的元器件选型问题，限于篇幅不做进一步介绍。

3.2 基于Spice模型仿真

根据前面的分析，CDCE72010 锁相环稳定时可等效用线性方程的形式描述，参考前面的图 4 和式子 (8)，在 Spice 模型仿真中，环路增益可用理想放大器等效（通过简单的运算放大电路，调整运放输入和反馈电阻，以获得不同的放大倍数来等效锁相环中的鉴相增益 K_{pd} ，压控灵敏度 K_v 和反馈分频系数 N ）。 $1/s$ 可用理想运放积分放大电路等效，低通滤波器的传递关系直接由图 2 带入，则与图 4 锁相环线性模型等效的 Spice 仿真电路可参考如下（下图用两级运放放大电路来等效锁相环的环路增益 K ）。




图6 等效电路拓补图

基于此模型，通过 Candence 等软件仿真得到的结果如下图，相位裕量、0dB 带宽等指标与 Mathcad 仿真的结果基本一致：0dB 带宽为 30Hz，相位裕量为 87 度（180-93）左右。




图7 Spice 电路仿真得到的 CDCE72010 波特图

通过 Spice 模型仿真方法，还可进行元器件参数的容差、容限分析，充分考虑了温度、元器件离散性等因素对环路稳定性的影响，因此此开发工具和仿真方法也得到广泛应用。

4 结论

CDCE72010 锁相环能提供超低相位噪声的时钟输出，环路带宽可以优化到 10Hz 左右的低噪声应用。在环路设计中，必须注意环路稳定性的设计，充分考虑元器件的离散特性，保证环路有足够的稳定裕量，同时由于环路的复杂性，电路设计时要充分利用仿真计算工具进行稳定性分析，确保电路可靠地工作。

目前流行的几种仿真工具均可对锁相环的特性进行仿真，借助这些工具，可以迅速地设计好 CDCE72010 锁相环电路。

5 参考资料

1. CDCE72010 datasheet (scas858.pdf)
2. D. Wolaver, Phase-Locked Loop Circuit Design, Prentice Hall, New Jersey, 1997

重要声明

德州仪器 (TI) 及其下属子公司有权在不事先通知的情况下, 随时对所提供的产品和服务进行更正、修改、增强、改进或其它更改, 并有权随时中止提供任何产品和服务。客户在下订单前应获取最新的相关信息, 并验证这些信息是否完整且是最新的。所有产品的销售都遵循在订单确认时所提供的 TI 销售条款与条件。

TI 保证其所销售的硬件产品的性能符合 TI 标准保修的适用规范。仅在 TI 保修的范围内, 且 TI 认为有必要时才会使用测试或其它质量控制技术。除非政府做出了硬性规定, 否则没有必要对每种产品的所有参数进行测试。

TI 对应用帮助或客户产品设计不承担任何义务。客户应对其使用 TI 组件的产品和应用自行负责。为尽量减小与客户产品和应用相关的风险, 客户应提供充分的设计与操作安全措施。

TI 不对任何 TI 专利权、版权、屏蔽作品权或其它与使用了 TI 产品或服务的组合设备、机器、流程相关的 TI 知识产权中授予的直接或隐含权限作出任何保证或解释。TI 所发布的与第三方产品或服务有关的信息, 不能构成从 TI 获得使用这些产品或服务的许可、授权、或认可。使用此类信息可能需要获得第三方的专利权或其它知识产权方面的许可, 或是 TI 的专利权或其它知识产权方面的许可。

对于 TI 的数据手册或数据表, 仅在没有对内容进行任何篡改且带有相关授权、条件、限制和声明的情况下才允许进行复制。在复制信息的过程中对内容的篡改属于非法的、欺诈性商业行为。TI 对此类篡改过的文件不承担任何责任。

在转售 TI 产品或服务时, 如果存在对产品或服务参数的虚假陈述, 则会失去相关 TI 产品或服务的明示或暗示授权, 且这是非法的、欺诈性商业行为。TI 对此类虚假陈述不承担任何责任。

可访问以下 URL 地址以获取有关其它 TI 产品和应用解决方案的信息:

产品

放大器	http://www.ti.com.cn/amplifiers
数据转换器	http://www.ti.com.cn/dataconverters
DSP	http://www.ti.com.cn/dsp
接口	http://www.ti.com.cn/interface
逻辑	http://www.ti.com.cn/logic
电源管理	http://www.ti.com.cn/power
微控制器	http://www.ti.com.cn/microcontrollers

应用

音频	http://www.ti.com.cn/audio
汽车	http://www.ti.com.cn/automotive
宽带	http://www.ti.com.cn/broadband
数字控制	http://www.ti.com.cn/control
光纤网络	http://www.ti.com.cn/opticalnetwork
安全	http://www.ti.com.cn/security
电话	http://www.ti.com.cn/telecom
视频与成像	http://www.ti.com.cn/video
无线	http://www.ti.com.cn/wireless

邮寄地址: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2006, Texas Instruments Incorporated